[发明专利]具有动态位试验设置的SAR ADC性能优化

说明书

本公开涉及具有动态位试验设置的SAR ADC性能优化。模数转换器(ADC)电路包括数模转换(DAC)电路，其包括至少N+n个加权电路元件，其中，N和n是大于零的正整数，n是ADC电路的最低有效位(LSB)的重复位数；采样电路，被配置在ADC电路的输入采样输入，和加权电路元件应用采样电压；比较器，被配置为在位试验期间比较DAC的输出电压和指定的阈值电压；和逻辑电路，被配置以执行至少N+n加权电路部件的位试验，并根据n个LSB重复位的值调整一个或多个N位试验的一个或多个参数。

技术领域

本公开涉及模数转换器(ADC)，更具体地涉及逐次逼近寄存器(SAR)ADC。

背景技术

逐次逼近寄存器(SAR)模数转换器(ADC)通常对于每次转换从最高有效位(MSB)到最低有效位(LSB)顺序解析。它对于精确确定较高精度的ADC LSB(例如，诸如当ADC中的位数是12个或以上)和最小化转换错误是一项挑战。本发明人已经认识到SAR ADC需要在SARADC的转换阶段执行的位试验更强大和高效。

发明内容

本文件涉及模数转换器(ADC)电路，更具体地SAR ADC的电路。示例的ADC电路包括数模转换(DAC)电路，其包括至少N+n个加权电路元件，其中，N和n是大于零的正整数，n是ADC电路的最低有效位(LSB)的重复位数；采样电路，被配置在ADC电路的输入采样输入，和加权电路元件应用采样电压；比较器，被配置为在位试验期间比较DAC的输出电压和指定的阈值电压；和逻辑电路，被配置以执行至少N+n加权电路部件的位试验，并根据n个LSB重复位的值调整一个或多个N位试验的一个或多个参数。

本节旨在提供的本专利申请的主题的概述。它并非意在提供本发明的排他性或穷尽的说明。详细的描述包括提供关于本专利申请进一步的信息。

附图说明

在附图中，附图不一定按比例绘制，相同的标号可以描述在不同的视图类似的组件。就像后缀字母数字可能代表着不同的情况下，类似的是不同的组件。附图通常以举例的方式示出，而不是由限制的方式，各种实施例讨论了本文件。

图1是SAR ADC的示例的功能框图。

图2是ADC电路的示例的部分的电路图。

图3是用于将DAC电路的一位的示意性电路。

图4A-4D示出ADC电路位试验的操作的示例。

图5示出比较器电路的各部分的示例。

图6是操作ADC电路的方法的示例的流程图。

图7是操作ADC电路的方法的另一示例的流程图。

具体实施方式

如本文前面所解释的，SAR ADC的解决通常对于输入电压的每次转换按顺序从MSB位到LSB进行采样。和流水线ADC不同，其中MSB转换要求比较严格，SAR ADC的性能经常由LSB转换限制，SAR ADC的性能较为宽容MSB的错误。为了利用这种特性，SAR ADC可实现低精度的MSB和高精度的LSB。另一种方法是在SAR ADC中包括冗余位，从而使SAR ADC更宽容于转换中较低位(例如，MSB)的决策错误。

图1是SAR ADC 100的示例的功能框图。在示例中，差分模拟输入电压被进行采样，并使用采样电路105持有，以及使用比较器电路115，DAC电路110的差分输出比较于采样和持有的电压。基于所述比较器电路的输出，调整DAC电路110的位值。转换可以开始于DAC设置到中点。比较器115确定该DAC输出是否大于或小于采样的输入电压，其结果对于DAC的该位存储为1或0。所述转换进行到下一位值，直到确定数字值的所有位。改变DAC输出以及比较电压和采样的输入的一次迭代可以简称为位试验。SAR逻辑电路120在位试验期间控制ADC操作。当位试验完成时，采样和保持输出电压的数字值可在Dout获得。