[发明专利]包含产生衬底的讯号失真的集成电路效能模型化

权利要求书

1.一种用于模型化集成电路效能的方法，该方法包含：

通过处理器自存储器访问半导体衬底上的集成电路的设计布局、及具有多个特定阶讯号失真模型的模型库；

通过该处理器产生该集成电路的布局提取网表，该布局提取网表的产生包含：

分析该设计布局以识别具输出处的电路元件，其中，在所述输出处的输出讯号因与该半导体衬底耦合或通过该半导体衬底而经受讯号失真，并进一步识别该集成电路内所述电路元件的对应层级；

为了决定所述讯号失真，基于所述对应层级，自该模型库选择分别用于所述电路元件的讯号失真模型，其中，各特定讯号失真模型包括决定衬底产生讯号失真的特定示意表征，该衬底产生讯号失真出现在特定集成电路层级里特定电路元件的输出处，且其中，各特定讯号失真模型包括：

代表该电路元件的第一电阻的第一电阻器；

代表在该半导体衬底的部分中的反转电荷层的第二电阻的第二电阻器，其在该第一电阻器下面对准；及

代表由该第一电阻器、该第二电阻器、及介于该第一电阻器与该第二电阻器间的绝缘体所呈现的电容的电容器；以及

将所述讯号失真模型并入该布局提取网表；通过该处理器使用该布局提取网表进行仿真以产生该集成电路的效能模型；以及

基于该效能模型通过该处理器判断该集成电路是否符合至少一个效能要求，

其中，当该集成电路无法符合该效能要求时，该方法更包括修改该设计布局并重复下列程序：产生该布局提取网表、进行所述仿真、以及判断该集成电路是否符合该至少一个效能要求；以及

其中，当该集成电路符合该至少一个效能要求时，该方法更包括发布该设计布局作为最终设计布局及根据该最终设计布局制造集成电路晶片。

2.如权利要求1所述的方法，该耦合通过连至该半导体衬底的非线性电容性耦合、及穿过该半导体衬底的非线性电阻的其中至少一者进行特性分析。

3.如权利要求1所述的方法，其更包含在将所述讯号失真模型并入该布局提取网表之前，先对于所具有尺寸比用于开发该讯号失真模型的预定尺寸更大的任何电路元件，比例换算任何讯号失真模型。

4.如权利要求1所述的方法，该集成电路依照特定技术节点设计，并且该多个特定阶讯号失真模型使用针对该特定技术节点所产生的测试晶圆判定。

5.如权利要求1所述的方法，该集成电路包含绝缘体上覆半导体结构，该绝缘体上覆半导体结构包含在该半导体衬底上的绝缘体层以及在该绝缘体层上的半导体层，使得该绝缘体层置于该电路元件与该半导体衬底间，并且反转电荷层是建立在与介于该绝缘体层与该半导体衬底间的介面相邻的该半导体衬底中。

6.如权利要求5所述的方法，该电路元件为该绝缘体层上的该半导体层上面不同层级中的讯号导线，并且该模型库中的该多个特定阶讯号失真模型各与该不同层级的对应者相关联。

7.如权利要求1所述的方法，该第一电阻器具有固定电阻，该第二电阻器具有为电压相依性的非线性可变电阻；以及该电容器具有为电压相依性的非线性可变电容。