[发明专利]光掩模和使用该光掩模制造半导体器件的方法

说明书

一种光掩模包括：中间掩模衬底；设置在中间掩模衬底上并限定在半导体衬底上实现的光致抗蚀剂图案的主图案；以及与主图案相邻的抗反射图案。彼此相邻的一对抗反射图案之间的距离是第一长度，并且所述一对抗反射图案中的至少一个的宽度是第二长度。第一长度和第二长度之和等于或小于由曝光工艺的分辨率限定的最小间距。主图案和最靠近主图案的抗反射图案之间的距离等于或小于第一长度。

技术领域

实施例涉及光掩模和使用该光掩模制造半导体器件的方法。

背景技术

半导体器件由于其小尺寸、多功能特性和低制造成本而广泛地用于电子工业中。半导体器件可以被分类为存储逻辑数据的半导体存储器件、处理逻辑数据的操作的半导体逻辑器件、以及执行各种功能的混合半导体器件中的任何一个。

随着电子工业的发展，越来越多地需要高集成和高速的半导体器件。然而，由于这样高的集成度和高速度，出现了各种问题(例如，定义精细图案的曝光工艺的裕度减小)。

发明内容

一个或更多个实施例可以提供一种光掩模，该光掩模可以包括：中间掩模衬底(reticle substrate)；设置在中间掩模衬底上的主图案，主图案限定在半导体衬底上实现的光致抗蚀剂图案；以及与主图案相邻的抗反射图案。彼此相邻的一对抗反射图案之间的距离可以是第一长度，并且该对抗反射图案中的至少一个的宽度可以是第二长度。第一长度和第二长度之和可以等于或小于曝光工艺的分辨率。主图案与最靠近主图案的抗反射图案之间的距离可以等于或小于第一长度。

一个或更多个实施例可以提供一种用于制造半导体器件的方法，该方法可以包括：在半导体衬底上形成光致抗蚀剂层，该半导体衬底包括第一区域、第二区域以及设置在第一区域和第二区域之间的第三区域；使用曝光装置曝光光致抗蚀剂层；以及使曝光的光致抗蚀剂层显影以在第一区域上形成光致抗蚀剂图案。光致抗蚀剂图案可以暴露第二和第三区域。曝光装置可以包括光源、投影透镜、以及设置在光源和投影透镜之间的光掩模。光掩模可以包括限定光致抗蚀剂图案的主图案和限定第二区域的抗反射图案。曝光光致抗蚀剂层可以包括向第一和第三区域中的一个区域以及向第二区域提供光，其中提供给所述一个区域的光具有比提供给第二区域的光高的强度。

一个或更多个实施例可以提供一种用于制造半导体器件的方法，该方法可以包括：在半导体衬底的有源图案上形成栅电极，该半导体衬底包括第一区域和第二区域，该有源图案包括设置在栅电极的一侧的第一部分和设置在栅电极的另一侧的第二部分，第一区域包括第一部分，第二区域包括第二部分的至少一部分；在半导体衬底上形成直接覆盖有源图案和栅电极的光致抗蚀剂图案；使用包括主图案和抗反射图案的光掩模曝光光致抗蚀剂层；使曝光的光致抗蚀剂层显影以形成覆盖第一区域的光致抗蚀剂图案；以及使用光致抗蚀剂图案和栅电极作为掩模，向第二区域提供第一掺杂剂。主图案可以限定光致抗蚀剂图案，并且抗反射图案可以限定第二区域。

一个或更多个实施例可以提供一种用于制造半导体器件的方法，该方法可以包括：在半导体衬底上形成光致抗蚀剂层，以及使用包括主图案和与主图案相邻的抗反射图案的光掩模曝光光致抗蚀剂层。彼此相邻的一对抗反射图案之间的距离可以是第一长度，该对抗反射图案中的至少一个的宽度可以是第二长度，第一长度和第二长度之和可以等于或小于曝光的分辨率，并且主图案和最靠近主图案的抗反射图案之间的距离可以等于或小于第一长度。

附图说明

通过参考附图详细描述示例性实施例，对于本领域技术人员而言，特征将变得显而易见，其中：

图1、图2A、图3A和图4A示出根据一些实施例的在曝光工艺中使用的曝光装置的截面图。

图2B示出了图2A的区域‘M’的放大截面图。

图3B示出了图3A的区域‘M’的放大截面图。

图4B示出了图4A的区域‘M’的放大截面图。