[发明专利]一种避免栅极多晶硅刻蚀凹痕缺陷的方法

说明书

本发明提供了一种避免栅极多晶硅刻蚀凹痕缺陷的方法，包括：第一步骤：在多晶硅层上形成第一硬掩膜组分层，其中第一硬掩膜组分层是用于刻蚀多晶硅层的硬掩膜的一个组成部分，而且第一硬掩膜组分层具有第一厚度；第二步骤：在所述第一层上形成第二硬掩膜组分层，其中第二硬掩膜组分层是用于刻蚀多晶硅层的硬掩膜的另一个组成部分，而且第二硬掩膜组分层具有第二厚度，其中根据第一厚度来设置第二厚度。在根据本发明的避免栅极多晶硅刻蚀凹痕缺陷的方法中，通过根据多晶硅层上的硬掩膜中的氧化物层的厚度来动态调节多晶硅层上的硬掩膜中的第二层的厚度，可以在无需进行工艺操作改变的情况下有效地避免栅极多晶硅刻蚀凹痕缺陷。

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种避免栅极多晶硅刻蚀凹痕缺陷的方法。

背景技术

在0.15工艺中，多晶硅刻蚀之后，有时候会在刻蚀后的多晶硅上发现凹痕缺陷。具体地说，根据现有技术的多晶硅刻蚀方法一般包括：光刻胶图案形成步骤、硬掩膜图案形成步骤以及多晶硅图案形成步骤。

图1示意性地示出了根据现有技术的多晶硅刻蚀方法的光刻胶图案形成步骤的示意图。如图1所示，在多晶硅层10上依次形成氧化物层21、SION层22(氧化物层21和SION层22构成硬掩膜)和光刻胶层30，并且形成光刻胶的图案。图2示意性地示出了根据现有技术的多晶硅刻蚀方法的硬掩膜图案形成步骤的示意图。此后，如图2所示，利用形成图案的光刻胶层30来形成SION层22和氧化物层21的图案。图3示意性地示出了根据现有技术的多晶硅刻蚀方法的多晶硅图案形成步骤的示意图。如图3所示，利用形成图案的SION层22对多晶硅层10进行刻蚀，从而形成多晶硅图案。

但是，如上所述，在某些情况下，会在刻蚀后的多晶硅上发现凹痕缺陷，这种缺陷会导致产品失效，降低成品率，造成浪费。具体地，图4示意性地示出了根据现有技术的多晶硅刻蚀方法形成的多晶硅刻蚀凹痕40的示意图。

由此，期望的是，能够提供一种可以有效地避免栅极多晶硅刻蚀凹痕缺陷的方法。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够有效地避免栅极多晶硅刻蚀凹痕缺陷的方法。

为了实现上述技术目的，根据本发明，提供了一种避免栅极多晶硅刻蚀凹痕缺陷的方法，包括：

第一步骤：在多晶硅层上形成第一硬掩膜组分层，其中第一硬掩膜组分层是用于刻蚀多晶硅层的硬掩膜的一个组成部分，而且第一硬掩膜组分层具有第一厚度；

第二步骤：在所述第一层上形成第二硬掩膜组分层，其中第二硬掩膜组分层是用于刻蚀多晶硅层的硬掩膜的另一个组成部分，而且第二硬掩膜组分层具有第二厚度，其中根据第一厚度来设置第二厚度。

作为优选，在所述避免栅极多晶硅刻蚀凹痕缺陷的方法中，第一硬掩膜组分层是氧化硅层，第二硬掩膜组分层是SION层。

作为优选，在所述避免栅极多晶硅刻蚀凹痕缺陷的方法中，在第二步骤中，使得第一厚度和第二厚度的厚度之和等于预定数值。

作为优选，在所述避免栅极多晶硅刻蚀凹痕缺陷的方法中，在第二步骤中，在第一硬掩膜组分层的第一厚度小于20A的情况下，将第二硬掩膜组分层的第二厚度设置为350A。

作为优选，在所述避免栅极多晶硅刻蚀凹痕缺陷的方法中，在第二步骤中，在第一硬掩膜组分层的第一厚度大于20A且小于30A的情况下，将第二硬掩膜组分层的第二厚度设置为340A。

作为优选，在所述避免栅极多晶硅刻蚀凹痕缺陷的方法中，在第二步骤中，在第一硬掩膜组分层的第一厚度大于30A且小于40A的情况下，将第二硬掩膜组分层的第二厚度设置为330A。