[发明专利]半导体器件的刻蚀方法

说明书

本发明提供一种半导体器件的刻蚀方法，包括步骤S10，提供圆形半导体晶片，其包括半导体衬底，位于半导体衬底上的半导体器件层，半导体器件层上的金属层，所述半导体器件层包括位于晶片边缘的通孔结构；S20，在所述金属层上涂覆光刻胶层；S30，利用EBR方法去除所述半导体晶片边缘的光刻胶，使得所述位于晶片边缘的通孔结构被光刻胶所覆盖；从而通过在边缘光刻胶的去除步骤中进行改进，达到同样的目的，从而改善了晶片边缘的通孔被刻蚀穿通的问题，提高了半导体器件的可靠性。

技术领域

本发明提供一个半导体器件的制造方法，尤其涉及一种半导体器件的刻蚀方法。

背景技术

在现在大规模集成电路制造中，等离子体干法刻蚀是用于图形转移的基本工艺。常用于在半导体器件层中形成所需的图形，例如顶层金属的刻蚀。在刻蚀中通常需要先采用光刻的方法在待刻蚀的金属层上形成一层掩膜图形，用来保护要保留的金属图形，光刻(photoetching or lithography)是通过一系列生产步骤，将晶片表面薄膜的特定部分除去的工艺。在此之后，晶片表面会留下带有微图形结构的薄膜。通过光刻工艺过程，最终在晶片上保留的是特征图形部分。

光刻形成掩膜图形的标准工艺方法是：首先在金属层上形成光刻胶图层；然后进行软烘(Soft Baking)目的是除去溶剂，增强黏附性，释放光刻胶膜内的应力，防止光刻胶玷污设备；如图1所示，接着边缘光刻胶的去除，光刻胶涂覆后，在硅片边缘的正反两面都会有光刻胶的堆积，边缘的光刻胶一般涂布不均匀，不能得到很好的图形，而且容易发生剥离(Peeling)而影响其它部分的图形，所以需要去除，化学的方法(EBR)是用PGMEA或EGMEA去边溶剂，喷出少量在正反面边缘处，例如距硅片边缘d1距离处，并小心控制不要到达光刻胶有效区域，然后会再结合光学方法，即硅片边缘曝光(WEE，Wafer Edge Exposure)，在完成图形的曝光后，用激光曝光硅片边缘，例如距离硅片边缘d2距离处，然后在显影或特殊溶剂中溶解，通常d2小于或等于d1；最后在进行剩余的对准(Alignment)、曝光(Exposure)、烘焙、显影、硬烘焙最终完成掩膜图形，利用掩膜图形的掩蔽，从而刻蚀形成金属图形。

在厚的顶层金属的芯片制造过程中，在焊垫(passivation)干法刻蚀工艺过程时，由于金属和氧化层都比较厚，例如分别为等离子体刻蚀时间比较长，例如50s～500s，在晶片的边缘容易发生通孔结构长时间暴露在等离子体中，该通孔结构和周边电路容易形成强电压差，从而导致发生刻蚀穿通的问题。

发明内容

为解决上述技术问题，本发明提供了一种半导体器件的刻蚀方法，改善了晶片边缘的通孔被刻蚀穿通的问题，提高了半导体器件的可靠性。

本发明提供了一种半导体器件的刻蚀方法，包括步骤：

S10，提供圆形半导体晶片，其包括半导体衬底，位于半导体衬底上的半导体器件层，半导体器件层上的金属层，所述半导体器件层包括位于晶片边缘的通孔结构；

S20，在所述金属层上涂覆光刻胶层；

S30，利用EBR方法去除所述半导体晶片边缘的光刻胶，使得所述位于晶片边缘的通孔被光刻胶所覆盖；

S40，进行曝光、显影，形成光刻胶图形；

S50，利用所述光刻胶图形作为掩膜层刻蚀金属层，形成金属图形。

优选的，所述金属层的厚度为

优选的，所述半导体器件层和金属层之间还包括氧化层，所述氧化层的厚度为

优选的，所述刻蚀为等离子体刻蚀，时间为20s～500s。

优选的，所述去除所述半导体晶片边缘的光刻胶步骤还包括在所述EBR步骤之后执行WEE步骤。

优选的，所述WEE步骤距离晶片边缘的距离小于EBR步骤距离晶片边缘的距离。