[发明专利]用于制造半导体器件的方法

说明书

提供了一种稳定的用于制造半导体器件的方法。在半导体器件的制造方法中，首先在半导体衬底的存储器单元部分和逻辑部分中的每个部分中形成具有相等宽度的鳍。然后，在利用掩膜覆盖存储器单元部分中的鳍的情况下刻蚀逻辑部分中的鳍，由此制造逻辑部分中的鳍，逻辑部分中的每个鳍都比存储器单元部分中形成的鳍窄。

相关申请的交叉引用

于2016年2月24日提交的日本专利申请No.2016-033597的全部公开内容，包括说明书、附图和摘要，通过引用合并于本文中。

技术领域

本发明涉及用于制造半导体器件的方法，并且更具体来说，涉及一种适合于在用于制造例如非易失性存储器的半导体器件的方法中使用的技术。

背景技术

电可擦除和可编程只读存储器(EEPROM)广泛用作可以电写入和擦除的非易失性半导体存储器件。目前广泛使用的以闪存存储器作为代表的这种存储器件包括导电浮置栅电极或俘获绝缘膜，其被氧化物膜包围并且位于金属-绝缘体-半导体场效应晶体管(MISFET)的栅电极之下。存储器件将电荷存储状态作为存储信息存储在该浮置栅或俘获绝缘膜中，可以从中读取该存储信息作为晶体管的阈值。俘获绝缘膜是能够在其中存储电荷的绝缘膜并且例如通过氮化硅膜制成。在这种电荷存储区域中的电荷的注入和释放改变MISFET的阈值，造成诸如闪存存储器的存储器件作为存储元件来工作。这种类型的闪存存储器例如是使用金属-氧化物-氮化物-氧化物-半导体(MONOS)膜的分裂栅单元。与使用导电浮置栅膜时相比，这种存储器使用电荷存储区域中的氮化硅膜来在其中分立地存储电荷，由此获得优良的数据保持的可靠性。此外，这种存储器具有优良的数据保持的可靠性，且因此具有各种优势：可以减薄氮化硅膜上方和下方的氧化物膜，实现在低电压下的写入和擦除操作。

存储器单元包括：控制栅电极(选择栅电极)，经由第一栅绝缘膜形成在半导体衬底之上；存储器栅电极，经由包含电荷存储区域的第二栅绝缘膜形成在半导体衬底之上；以及一对半导体区域(源极区域和漏极区域)，形成在半导体衬底的表面处以在其间夹置控制栅电极和存储器栅电极。

日本未审专利申请公开No.2006-41354(专利文件1)公开了一种存储器单元，其中控制栅电极和存储器栅电极被布置成跨越形成在半导体衬底的表面处的凸型有源区。

日本未审专利申请公开No.2013-98192(专利文件2)公开了一种技术，其使用各向同性刻蚀来缩短侧壁的长度，如参考图39至图41、在第[0128]至[0135]段中所述那样。

[专利文件1]日本未审专利申请公开No.2006-41354

[专利文件2]日本未审专利申请公开No.2013-98192

发明内容

专利文件1描述了涉及鳍形非易失性存储器的发明。第六实施例公开了一个例子：其中，只在存储器单元中的存储器栅电极具有凸型(鳍形)，且控制栅电极和逻辑部分形成为常规的平坦器件。

然而，为了不仅减少存储器单元部分的面积和功耗而且减少逻辑部分的面积和功耗，在存储器单元部分和逻辑部分二者中的MISFET都需要是鳍形。

期望开发一种用于形成如下半导体器件的稳定的工艺，所述半导体器件具有包括存储器单元部分和逻辑部分中的鳍形MISFET的非易失性存储器。

本发明的其他问题和新颖特征通过后面参考附图的详细描述将被清楚地理解。