[发明专利]一种用于超分辨定位显微成像的数据处理装置及方法

权利要求书

1.一种用于超分辨定位显微成像的数据处理装置，其特征在于，包括：数据预处理电路以及第一处理器；

所述数据预处理电路包括：

探测器接口电路，用于采集并传输荧光图；

FPGA，其输入端与所述探测器接口电路的输出端连接，用于从荧光图中提取荧光分子子区域；以及第一接口电路，其输入端与所述FPGA的输出端连接，用于将荧光分子子区域传输至第一处理器；

所述第一处理器包括：

存储器，其第一端与第一接口电路的输出端连接，用于存储荧光分子子区域；

CPU，用于向GPU发送定位指令，并接收GPU输出的超分辨重建图；

GPU，其第一端与所述CPU的第一端连接，其第二端与存储器的第二端连接，用于根据所述定位指令对荧光分子子区域进行定位处理，获得超分辨重建图，并将超分辨重建图传输至所述CPU，所述超分辨重建图由最终图像显示器显示。

2.如权利要求1所述的数据处理装置，其特征在于，数据预处理电路中还包括：

多路复用电路，其输入端与探测器接口电路输出端连接，其第一输出端与所述FPGA的输入端连接，其第二输出端用于将荧光图传输至第二处理器，多路复用电路用于接收并将荧光图复制为两路荧光图输出。

3.如权利要求1所述的数据处理装置，其特征在于，数据预处理电路中还包括：

多路复用电路，其输入端与探测器接口电路输出端连接，其第一输出端与所述FPGA的输入端连接，其第二输出端用于将荧光图传输至第二处理器，其第三端至第N端均用于作为扩展接口，多路复用电路用于接收并将荧光图复制为多路荧光图输出，其中，N≥3。

4.如权利要求1所述的数据处理装置，其特征在于，所述FPGA包括：

荧光图读取模块(5)，其输入端与探测器接口电路的输出端连接，用于获取荧光图，并将荧光图分为三路荧光图输出；

降噪处理模块(1)，其输入端与所述荧光图读取模块(5)的第一输出端连接，用于对荧光图进行降噪处理，输出第一图像；

去背景处理模块(2)，其输入端与降噪处理模块(1)的输出端连接，用于对第一图像进行去背景处理，输出第二图像；

背景波动强度获取模块(3)，包括第三子区域获取电路(301)，其输入端与荧光图读取模块(5)第二输出端连接，用于从荧光图中提取出第三当前处理子区域；背景波动强度获取电路(302)，其输入端与第三子区域获取电路(301)的输出端连接，用于获得第三当前处理子区域的局部标准差，并将第三当前处理子区域的局部标准差作为第三当前处理子区域的背景波动强度，用作荧光分子子区域判断的阈值；以及

子区域判断与提取模块(4)，包括第四子区域获取电路(401)，其输入端与去背景处理模块(2)的输出端连接，用于从第二图像中提取第四当前处理子区域；子区域判断电路(402)，其第一输入端与第四子区域获取电路(401)的输出端连接，其第二输入端与背景波动强度获取电路(302)的输出端连接，将第三当前处理子区域的背景波动强度作为第四当前处理子区的背景波动强度，根据第四当前处理子区域的背景波动强度和第四当前处理子区域的信号强度确定第四当前处理子区域是否存在荧光分子，并输出子区域提取控制信号；备选子区域获取电路(403)，其输入端与所述荧光图读取模块(5)第三输出端连接，用于从荧光图中提取备选子区域；子区域提取电路(404)，其输入端与备选子区域提取电路(403)的输出端连接，其控制端与子区域判断电路(402)输出端连接，根据子区域提取控制信号确定备选子区域是否为荧光分子子区域。

5.如权利要求4所述的数据处理装置，其特征在于，所述背景波动强度获取电路(302)包括：

像素比较器(3021)，其输入端与所述第三子区域获取电路(301)的输出端连接，用于根据第三当前处理子区域各像素的灰度值从第三当前处理子区域中获得筛选像素；

均值加法器(3022)，其输入端与所述像素比较器(3021)的输出端连接，用于获得筛选像素的平均值；

减法器(3023)，其第一输入端与所述像素比较器(3021)的输出端连接，其第二输入端与均值加法器(3022)的输出端连接，用于获得各筛选像素与筛选像素的平均值的差值；以及

局部标准差加法器(3024)，其输入端与减法器(3023)的输出端连接，用于将各筛选像素与筛选像素的平均值的差值求和，获得第三当前处理子区域的局部标准差。