[发明专利]一种用于超分辨定位显微成像的数据处理装置及方法

说明书

技术领域

本发明属于超分辨定位显微成像技术领域，更具体地，涉及一种用于超分辨定位显微成像的数据处理装置及方法。

背景技术

超分辨定位成像技术已可实现达到20nm的空间分辨率，可以从分子水平研究细胞内复杂的工作机制，已成为生命科学研究领域不可或缺的研究工具。随着探测器技术的快速发展，人们希望在不牺牲成像视场和空间分辨率的情况下，提高超分辨定位成像的时间分辨率。为提高超分辨定位显微成像的时间分辨率，快速发展的弱光探测器(sCMOS)已经做到理论420M pixel/s的图像采集速率。然而，目前电脑对于采集到的数据计算速度却远不能做到实时处理。当前的主要系统架构是将sCMOS探测器采集到的数据，直接连接到计算机，由计算机的中央处理器(CPU)和图形处理器(GPU)联合计算，通过超分辨定位算法来实现图像的处理。依据不同的算法，所得到的超分辨图的精度和速度有很大差别。但均不能实现实时处理。对于sCMOS探测器而言，图像数据采集的速率远超算法的计算速率。即使是精度较低的代数算法，也需经过较长时间的数据处理才能得到一张超分辨重建图，极大地制约了超分辨定位显微成像技术的发展。因此，发明一种既能满足高精度的空间分辨率又能满足实时数据处理的方法成为本领域的迫切需求。

发明内容

针对现有技术的缺陷，本发明提供的一种用于超分辨定位显微成像的数据处理装置，旨在解决现有处理装置不能兼顾高精度的空间分辨率又能满足实时数据处理的技术问题。

为实现上述目的，本发明提供了一种用于超分辨定位显微成像的数据处理装置，包括数据预处理电路以及第一处理器；

数据预处理电路包括：

探测器接口电路，用于采集并传输荧光图；

FPGA，其输入端与探测器接口电路的输出端连接，用于从荧光图中提取荧光分子子区域；以及

第一接口电路，其输入端与FPGA的输出端连接，用于将荧光分子子区域传输至第一处理器；

第一处理器包括：

存储器，其第一端与第一接口电路的输出端连接，用于存储荧光分子子区域；

CPU，用于向GPU发送定位指令，并接收GPU输出的超分辨重建图；

GPU，其第一端与CPU的第一端连接，其第二端与存储器的第二端连接，用于根据定位指令对荧光分子子区域进行定位处理，获得超分辨重建图，并将超分辨重建图传输至CPU，超分辨重建图由最终最终在图像显示器上显示出来。

本发明提供的数据处理装置，由数据预处理电路从荧光图中提取荧光分子子区域，将荧光分子子区域传输至第一处理器，第一处理器中的CPU与GPU仅完成对荧光分子子区域的定位处理，能够提高第一处理器获得超分辨重建图的效率。通过探测器接口电路快速从探测器中获取荧光图，由FPGA内部提供的硬件电路，能够实时从大量的荧光图中提取小数据量的荧光分子子区域，并由第一接口电路将荧光分子子区域快速传输至第一处理器。因此，本发明提供的数据处理装置既能实现高精度超分辨图像实时重建。

进一步地，数据预处理电路中还包括：多路复用电路，其输入端与探测器接口电路输出端连接，其第一输出端与FPGA的输入端连接，其第二输出端用于将荧光图传输至第二处理器，多路复用电路用于接收并将荧光图复制为两路荧光图输出。

多路复用电路实现将荧光图分为多路荧光图，一路荧光图传送至数据预处理电路，一路荧光图传送至第二处理器，由第二处理器对荧光图进行超分辨定位处理，使得本发明提供的数据处理装置与现有的数据处理装置能够兼容，用户可以保留原图像处理方式。

进一步地数据预处理电路中还包括：多路复用电路，其输入端与探测器接口电路输出端连接，其第一输出端与FPGA的输入端连接，其第二输出端用于将荧光图传输至第二处理器，其第三端至第N端用于作为扩展接口，多路复用电路用于接收并将荧光图复制为多路荧光图输出，其中，N≥3。

进一步地，FPGA包括：

荧光图读取模块，其输入端与探测器接口电路的输出端连接，用于获取荧光图，并将荧光图分为三路荧光图输出；

降噪处理模块，其输入端与所述荧光图读取模块的第一输出端连接，用于对荧光图进行降噪处理，输出第一图像；

去背景处理模块，其输入端与降噪处理模块的输出端连接，用于对第一图像进行去背景处理，输出第二图像；