[发明专利]低功耗可调频率、可调占空比的时钟产生电路

权利要求书

1.一种低功耗可调频率、可调占空比的时钟产生电路，其特征在于，包括：数模转换电路、电荷泵电路、比较器电路、反馈信号产生电路和缓冲级电路，所述数模转换电路接收数字控制信号并电连接所述电荷泵电路，所述电荷泵电路电连接所述比较器电路，所述比较器电路分别电连接所述反馈信号产生电路及所述缓冲级电路且所述缓冲级电路输出时钟信号(CLK)；其中，

所述数模转换电路包括：第一数模转换电路(10)、第二数模转换电路(20)；

所述电荷泵电路包括：第一晶体管(M1)、第二晶体管(M2)、电容(C1)；

所述第一数模转换电路(10)、所述第一晶体管(M1)、所述第二晶体管(M2)及所述第二数模转换电路(20)依次串接于电源端(VDD)与接地端(GND)之间；所述电容(C1)串接于所述第一晶体管(M1)的漏极和所述第二晶体管(M2)的漏极串接形成的节点(A)与所述接地端(GND)之间，所述节点(A)作为所述电荷泵电路的输出端并电连接所述比较器电路的输入端。

2.根据权利要求1所述的电路，其特征在于，所述比较器电路包括比较器(COMP)和第一反相器(I1)；所述比较器(COMP)的负输入端电连接至所述节点(A)处且其正输入端电连接至所述反馈信号产生电路的输出端；所述反相器(I1)的输入端电连接至所述比较器(COMP)的输出端且所述第一反相器(I1)输出端分别电连接至所述第一晶体管(M1)和所述第二晶体管(M2)的控制端及所述缓冲级电路的输入端。

3.根据权利要求2所述的电路，其特征在于，所述反馈信号产生电路包括第三晶体管(M3)、第四晶体管(M4)；

所述第三晶体管(M3)的源极与所述第四晶体管(M4)的源极依次串接于第一基准带隙电源端(V2)与第二基准带隙电源端(V3)，且所述第三晶体管(M3)的漏极与所述第四晶体管(M4)的漏极串接形成的节点作为所述反馈信号产生电路的输出端并电连接至所述比较器电路的正输入端；所述第三晶体管(M3)的控制端与所述第四晶体管(M4)的控制端均电连接至所述第一反相器(I1)的输出端。

4.根据权利要求3所述的电路，其特征在于，所述第三晶体管(M3)为PMOS，所述第四晶体管(M4)为NMOS。

5.根据权利要求2所述的电路，其特征在于，所述缓冲级电路包括第二反相器(I2)和第三反相器(I3)；所述第二反相器(I2)的输入端电连接至所述第一反相器(I1)的输出端；所述第三反相器(I3)的输入端电连接所述第二反相器(I2)的输出端，所述第三反相器(I3)的输出端输出所述时钟信号(CLK)。