[发明专利]低功耗可调频率、可调占空比的时钟产生电路

说明书

本发明涉及一种低功耗可调频率、可调占空比的时钟产生电路，其特征在于，包括：数模转换电路、电荷泵电路、比较器电路、反馈信号产生电路和缓冲级电路，所述数模转换电路接收数字控制信号并电连接所述电荷泵电路，所述电荷泵电路电连接所述比较器电路，所述比较器电路分别电连接所述反馈信号产生电路及所述缓冲级电路且所述缓冲级电路输出时钟信号CLK；本发明能够获得稳定、精确的可调频率、可调占空比的时钟信号输出。此外，本发明电荷泵电路结构简单，电路性能受工艺、温度、电压变化影响小，时钟信号输出路径极其简单，具有低抖动的特性。

技术领域

本发明属于集成电路设计技术领域，具体涉及一种低功耗可调频率、可调占空比的时钟产生电路。

背景技术

不断发展的便携式电子产品市场促进了学术界对高性能、低功耗、低电压电子系统的研究。对于广泛应用的音频便携式电子产品而言，SOC片上混合信号系统是一种高性能低成本的解决方案。在SOC系统上如何实现低功耗、低电压的设计已经成为重要的研究课题。

针对这种趋势，连续时间的音频sigma-delta ADC通过采用过采样、噪声整形以及数字滤波技术，降低了对模拟电路的设计要求，实现了其他类型ADC无法达到的高精度和低功耗。然而，随着sigma-delta ADC转换位数的增加以及低功耗要求的提高，时钟产生电路的振荡频率准确性、抖动特性以及占空比等性能对ADC的静态性能和动态性能影响越来越关键。

对于传统的ADC，其时钟信号是由外部晶振产生，外部晶振的振荡信号输入芯片内部，通过芯片内部时钟恢复和整形电路产生ADC所需时钟信号。这种方式总体功耗大、结构复杂、不利于整体系统小型化。此外，对于系统的时钟频率和占空比需要可调节的应用，传统晶振的电路改动较为困难。

因此，设计实现一种具有频率、占空比可调节功能的性能优良的时钟产生电路具有很大的应用前景。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种低功耗可调频率、可调占空比的时钟产生电路。

本发明的一个实施例提供了一种低功耗可调频率、可调占空比的时钟产生电路，包括：数模转换电路、电荷泵电路、比较器电路、反馈信号产生电路和缓冲级电路，所述数模转换电路接收数字控制信号并电连接所述电荷泵电路，所述电荷泵电路电连接所述比较器电路，所述比较器电路分别电连接所述反馈信号产生电路及所述缓冲级电路且所述缓冲级电路输出时钟信号CLK；其中，

所述数模转换电路包括：第一数模转换电路10、第二数模转换电路20；

所述电荷泵电路包括：第一晶体管M1、第二晶体管M2、电容C1；

所述第一数模转换电路10、所述第一晶体管M1、所述第二晶体管M2及所述第二数模转换电路20依次串接于电源端VDD与接地端GND之间；所述电容C1串接于所述第一晶体管M1和所述第二晶体管M2串接形成的节点A与所述接地端GND之间，所述节点A作为所述电荷泵电路的输出端并电连接所述比较器电路的输入端。

在本发明的一个实施例中，所述比较器电路包括比较器COMP和反相器I1；所述比较器COMP的负输入端电连接至所述节点A处且其正输入端电连接至所述反馈信号产生电路的输出端；所述反相器I1的输入端电连接至所述比较器COMP的输出端且所述反相器I1输出端分别电连接至所述第一晶体管M1和所述第二晶体管M2的控制端及所述缓冲级电路的输入端。

在本发明的一个实施例中，所述反馈信号产生电路包括第三晶体管M3、第四晶体管M4；所述第三晶体管M3与所述第四晶体管M4依次串接于第一基准带隙电源端V2与所述第二基准带隙电源端V3之间且所述第三晶体管M3与所述第四晶体管M4串接形成的节点作为所述反馈信号产生电路的输出端并电连接至所述比较器电路的正输入端；所述第三晶体管M3的控制端与所述第四晶体管M4的控制端均电连接至所述第一反相器I1的输出端。