[发明专利]具有放大通道区的FINFET装置

说明书

本发明涉及具有放大通道区的FINFET装置，所提供的是一种半导体装置，其包括半导体层、半导体层的表面上所形成的多个半导体鳍片、以及半导体层的表面上方所形成的多个栅极电极。半导体鳍片沿着与半导体层的表面平行的第一方向彼此平行延展，并且垂直于第一方向的第二方向具有第一高度，以及栅极电极包含沿着第一方向平行于半导体鳍片延展的纵向部分，并且特别的是，顺着第二方向具有比第一高度更低的第二高度。

技术领域

大体上，本发明是关于集成电路与半导体装置的领域，并且更特别的是，是关于具有放大通道区的FinFET装置。

背景技术

诸如CPU、存储装置、ASIC(特定应用集成电路)及其类似的先进集成电路在制作时，需要根据已指定电路布局，在给定芯片面积上形成大量电路元件。在各式各样的电子电路中，场效晶体管代表一种重要类型的电路元件，其实质决定此集成电路的效能。大体上，目前经实践用于形成场效晶体管(FET)的制程技术有多种，其中，就许多类型的复杂电路系统而言，金属氧化物半导体(MOS)技术鉴于操作速度及/或功率消耗及/或成本效益，由于特性优越，是目前最有前途的方法其中一者。于使用例如CMOS技术制作复杂集成电路期间，数百万个N通道晶体管及/或P通道晶体管是在包括结晶半导体层的衬底上形成。

虽然尖端平面型晶体管架构就效能及控制性方面可获得显著优点，但鉴于进一步装置扩缩，已提出新的晶体管组态，其中可提供“三维”架构以尝试获得所欲通道宽度，而同一时间，仍对流经通道区的电流维持优越的控制性。为此，已提供所谓的FinFET，其可在绝缘体上硅(SOI)衬底的薄主动层中形成硅的薄片或鳍片，其中至少可在鳍片的两侧壁上、且可能在其顶端表面上，提供栅极介电材料及栅极电级材料，从而实现“双栅”或“三栅”晶体管，其通道区可全空乏。一般而言，在尖端应用中，硅鳍的宽度等级为10nm至20nm，且其高度等级为30nm至40nm。

因此，FinFET晶体管架构在本文中亦可称为多栅极晶体管，可就提升栅极电极连至各个通道区的有效耦合提供优点，但不需要对应缩减栅极介电材料的厚度。此外，通过提供此非平面型晶体管架构，亦可增加有效通道宽度，以使得对于给定的整体晶体管尺寸，可实现增强电流驱动能力。基于这些理由，为了以非平面型晶体管架构为基础提供增强的晶体管效能，已下了很大的努力。

注意到的是，平面型及三维晶体管装置两者都可根据取代栅极方法或栅极先制方法来形成。在取代栅极技术中，所谓的“虚设”或牺牲栅极结构在初始时形成，并且在进行用以形成装置的许多程序操作中留在原位，例如形成掺杂源极/漏极区，进行退火程序以修复因离子布植程序对衬底所造成的破坏，并且活化植入的掺质材料。在程序流程中的一些制点，移除牺牲栅极结构以界定就装置形成最终HK/MG栅极结构处的栅极凹穴。另一方面，使用栅极先制技术涉及跨布衬底形成材料层堆叠，其中材料堆叠包括高k栅极绝缘层(具有大于5的介电常数k)、一或多个金属层、多晶硅层、以及保护性覆盖层，例如氮化硅。进行一或多个蚀刻程序以图型化材料堆叠，从而就晶体管装置界定基本栅极结构。根据本发明的电熔丝的形成可轻易地在取代栅极与栅极先制两程序流程中整合。