[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

第一有源结构，在基板上并在平行于所述基板的顶表面的第一方向上包括第一外延图案、第二外延图案以及在所述第一外延图案和所述第二外延图案之间的第一沟道图案，所述第一沟道图案包括堆叠在所述基板上的至少一个沟道图案；

第一栅极结构，设置在所述第一沟道图案的顶表面和底表面上，并在垂直于所述第一方向且平行于所述基板的所述顶表面的第二方向上延伸；

第二有源结构，在所述基板上并在所述第一方向上包括所述第二外延图案、第三外延图案以及在所述第二外延图案和所述第三外延图案之间的第二沟道图案，所述第二沟道图案包括堆叠在所述基板上的至少两个沟道图案，其中所述第二沟道图案的堆叠的沟道图案的数量大于第一沟道图案的堆叠的沟道图案的数量；以及

第二栅极结构，设置在所述第二沟道图案的顶表面和底表面上并在所述第二方向上延伸，

其中所述第二外延图案在所述第一方向上设置在所述第一沟道图案和所述第二沟道图案之间，

其中所述第二外延图案被所述第一有源结构和所述第二有源结构共用。

2.根据权利要求1所述的半导体器件，其中所述第一沟道图案的相反两端分别接触所述第一外延图案和所述第二外延图案，并且所述第一沟道图案包括在垂直于所述基板的所述顶表面的第三方向上彼此间隔开的多个沟道图案，并且

其中所述第二沟道图案的相反两端分别接触所述第二外延图案和所述第三外延图案，并且所述第二沟道图案包括在所述第三方向上彼此间隔开的多个沟道图案。

3.根据权利要求2所述的半导体器件，还包括设置在所述第一沟道图案中的最上面的沟道图案和所述第二沟道图案中的最上面的沟道图案上且在所述第一栅极结构和所述第二栅极结构的侧壁上的第一间隔物。

4.根据权利要求2所述的半导体器件，还包括在所述第一外延图案和所述第二外延图案与所述第一栅极结构之间以及在所述第二外延图案和所述第三外延图案与所述第二栅极结构之间的第二间隔物，每个所述第二间隔物包括绝缘材料。

5.根据权利要求1所述的半导体器件，其中所述第一栅极结构包括第一栅极绝缘图案、第一栅极电极和第一硬掩模，并且所述第二栅极结构包括第二栅极绝缘图案、第二栅极电极和第二硬掩模。

6.根据权利要求5所述的半导体器件，还包括：

绝缘夹层，覆盖所述第一有源结构的上部和所述第二有源结构的上部以及所述第一栅极结构的上部和所述第二栅极结构的上部；和

第一接触插塞、第二接触插塞和第三接触插塞，穿过所述绝缘夹层并分别接触所述第一外延图案、所述第二外延图案和所述第三外延图案。

7.根据权利要求1所述的半导体器件，其中所述第一外延图案和所述第二外延图案在所述第二方向上延伸，并且其中所述第一沟道图案和所述第二沟道图案的每个包括布置在所述第二方向上的多个沟道图案。

8.根据权利要求1所述的半导体器件，其中所述第一沟道图案和所述第二沟道图案在垂直于所述基板的所述顶表面的第三方向上具有相同的厚度。

9.根据权利要求1所述的半导体器件，其中所述第一沟道图案和所述第二沟道图案的每个包括多个沟道图案，并且

其中在垂直于所述基板的所述顶表面的第三方向上，所述第一沟道图案的多个沟道图案中的至少一个具有与所述第二沟道图案的多个沟道图案中的至少一个的厚度不同的厚度。

10.根据权利要求1所述的半导体器件，其中所述第一沟道图案和所述第二沟道图案的每个包括多个沟道图案，其中所述第一沟道图案的多个沟道图案的每个在垂直于所述基板的所述顶表面的第三方向上具有相同的厚度，并且其中在所述第三方向上所述第二沟道图案的多个沟道图案中的至少一个具有与所述第二沟道图案的多个沟道图案中的另一个沟道图案的厚度不同的厚度。