[发明专利]半导体器件及其制造方法

说明书

本公开提供了半导体器件及其制造方法。一种半导体器件包括在基板上的第一有源结构，第一有源结构在第一方向上包括第一外延图案、第二外延图案以及在第一外延图案和第二外延图案之间的第一沟道图案，第一沟道图案包括堆叠在基板上的至少一个沟道图案。第一栅极结构设置在第一沟道图案的顶表面和底表面上。第二有源结构在基板上并在第一方向上包括第二外延图案、第三外延图案以及在第二外延图案和第三外延图案之间的第二沟道图案。第二沟道图案包括堆叠在基板上的至少一个沟道图案。第二沟道图案的堆叠的沟道图案的数量大于第一沟道图案的堆叠的沟道图案的数量。第二栅极结构设置在第二沟道图案的顶表面和底表面上。

技术领域

本发明构思的示范性实施方式涉及一种半导体器件及其制造方法。

背景技术

高度集成的半导体器件可以包括高性能晶体管。高度集成的半导体器件还可以包括具有不同电特性的各种类型的晶体管。

发明内容

根据本发明构思的示范性实施方式，一种半导体器件包括第一有源结构，该第一有源结构在基板上并在平行于基板的顶表面的第一方向上包括第一外延图案、第二外延图案以及在第一外延图案和第二外延图案之间的第一沟道图案，第一沟道图案包括堆叠在基板上的至少两个沟道图案。第一栅极结构设置在第一沟道图案的顶表面和底表面上并在垂直于第一方向且平行于基板的顶表面的第二方向上延伸。第二有源结构在基板上并在第一方向上包括第二外延图案、第三外延图案以及在第二外延图案和第三外延图案之间的第二沟道图案。第二沟道图案包括堆叠在基板上的至少一个沟道图案。第二沟道图案的堆叠的沟道图案的数量大于第一沟道图案的堆叠的沟道图案的数量。第二栅极结构设置在第二沟道图案的顶表面和底表面上并在第二方向上延伸。

根据本发明构思的示范性实施方式，一种半导体器件包括第一有源结构，该第一有源结构在基板上并在平行于基板的顶表面的第一方向上包括第一外延图案、第二外延图案以及在第一外延图案和第二外延图案之间的第一沟道图案，第一沟道图案包括堆叠在基板上的至少一个沟道图案。第一栅极结构设置在第一沟道图案的顶表面和底表面上并在垂直于第一方向且平行于基板的顶表面的第二方向上延伸。第二有源结构在基板上并在第一方向上包括第三外延图案、第四外延图案以及在第三外延图案和第四外延图案之间的第二沟道图案。第二沟道图案包括堆叠在基板上的至少一个沟道图案。第二沟道图案的堆叠的沟道图案的数量大于第一沟道图案的堆叠的沟道图案的数量。第二栅极结构设置在第二沟道图案的顶表面和底表面上并在第二方向上延伸。虚设有源结构在基板上。虚设有源结构在第一方向上包括第二外延图案、第三外延图案、在第二外延图案和第三外延图案之间的虚设沟道图案。虚设沟道图案包括堆叠在基板上的至少一个沟道图案。虚设栅极结构设置在虚设沟道图案的顶表面和底表面上并在第二方向上延伸。

根据本发明构思的示范性实施方式，一种半导体器件包括在基板上的多个外延图案，该多个外延图案在平行于基板的顶表面的第一方向上彼此间隔开。多个沟道图案组在第一方向上位于多个外延图案之间。所述多个沟道图案组的每个包括在垂直于基板的顶表面的第二方向上堆叠的多个沟道图案。所述多个沟道图案组中的至少一个沟道图案组具有与包括在所述多个沟道图案组中的另一个沟道图案组中的沟道图案的第二数量不同的第一数量的沟道图案。多个栅极结构分别在所述多个沟道图案组上。多个栅极结构的每个在垂直于第一方向且平行于基板的顶表面的第三方向上延伸。多个栅极结构的每个设置在所述多个沟道图案组中的相应沟道图案组的多个沟道图案的顶表面和底表面上。