[发明专利]非易失性存储器的制造方法及非易失性存储器

说明书

本发明的实施例提供了一种制造非易失性存储器的方法。提供包括第一区域和位于第一区域的外围处的第二区域的衬底。在衬底的第一区域上形成多个堆叠结构。在衬底的第二区域上形成壁结构。在衬底上方形成导电层。在导电层上方形成底部抗反射涂层。回蚀刻底部抗反射涂层和导电层。图案化导电层。本发明的实施例还提供了一种非易失性存储器。

技术领域

本发明的实施例涉及半导体领域，更具体地涉及非易失性存储器的制造方法及非易失性存储器。

背景技术

非易失性存储器是一种存储器，其具有允许多数据存储、读取或擦除操作的优势。即使切断施加至器件的电源，也将会保持存储在非易失性存储器中的数据。非易失性存储器已经成为个人计算机和电子设备中广泛采用的存储器件。

随着科学技术的快速发展，半导体器件的集成水平增强，并且因此需要进一步降低各种存储器件的尺寸。关于降低存储器件的尺寸，期望增加存储器单元的可靠性，以进一步增强器件性能并且降低生产成本。

发明内容

本发明的实施例提供了一种非易失性存储器的制造方法，包括：提供衬底，所述衬底包括第一区域和定位在所述第一区域的外围处的第二区域；在所述衬底的第一区域上形成多个堆叠结构；在所述衬底的第二区域上形成壁结构；在所述衬底上方形成导电层；在所述导电层上方形成底部抗反射涂层；回蚀刻所述底部抗反射涂层和所述导电层；以及图案化所述导电层。

本发明的实施例还提供了一种非易失性存储器的制造方法，包括：提供衬底，所述衬底包括第一区域和定位在所述第一区域的外围处的第二区域；在所述衬底上方相继形成第一介电层、第一导电层、第二介电层和第二导电层；图案化所述第二导电层、所述第二介电层、所述第一导电层和所述第一介电层，以在所述衬底的第一区域上形成至少两个堆叠结构并且在所述衬底的第二区域上形成多个壁结构；在所述衬底上方形成第三导电层；在所述第三导电层上方形成底部抗反射涂层；回蚀刻所述底部抗反射涂层和所述第三导电层；以及图案化所述第三导电层以在所述至少两个堆叠结构之间形成擦除栅极并且在所述至少两个堆叠结构外部的侧壁上分别形成两条字线。

本发明的实施例还提供了一种非易失性存储器，包括：多个存储器单元，定位在衬底的第一区域上；以及壁结构，定位在所述衬底的第二区域上，其中，所述第二区域定位在所述衬底的第一区域的外围处。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以最好地理解本发明的各个实施例。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。

图1是根据本发明的一些实施例的示出了非易失性存储器的制造方法的工艺步骤的示例性流程图。

图2是根据本发明的一些实施例的示出了非易失性存储器的顶视图。

图3A至图3E是根据本发明的一些实施例的示出了制造方法的各个阶段中的沿着图2的线A-A'截取的非易失性存储器的截面图。

图4A至图4E是根据本发明的一些实施例的示出了制造方法的各个阶段中的沿着图2的线B-B'截取的非易失性存储器的截面图。

图5A至图5E是根据本发明的一些实施例的示出了制造方法的各个阶段中的沿着图2的线C-C'截取的非易失性存储器的截面图。

图6是根据本发明的一些实施例的示出了非易失性存储器的顶视图。

具体实施方式