[发明专利]半导体器件的制备方法有效
申请号: | 201710104031.5 | 申请日: | 2017-02-24 |
公开(公告)号: | CN108511342B | 公开(公告)日: | 2021-05-14 |
发明(设计)人: | 郑二虎;方振 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/027 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 屈蘅;李时云 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 制备 方法 | ||
1.一种半导体器件的制备方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底上形成有多个结构,相邻的所述结构之间具有凹槽,所述结构包括栅极部分和位于所述栅极部分上的第一掩膜层;
在所述凹槽中填充第一电介质层;
至少去除所述第一掩膜层顶部中间区域的部分厚度,所述第一掩膜层顶部边缘区域高于所述第一掩膜层顶部中央区域;
形成第二电介质层,所述第二电介质层覆盖所述第一掩膜层和第一电介质层;以及
进行选择性刻蚀,去除部分所述第一电介质层和部分所述第二电介质层。
2.如权利要求1所述的半导体器件的制备方法,其特征在于,在至少去除所述第一掩膜层顶部中间区域的部分厚度的步骤中,采用研磨工艺对所述第一电介质层和第一掩膜层进行研磨,其中,所述第一掩膜层的研磨速率大于所述第一电介质层的研磨速率。
3.如权利要求2所述的半导体器件的制备方法,其特征在于,所述研磨工艺的压力大于等于2psi。
4.如权利要求2所述的半导体器件的制备方法,其特征在于,所述第一掩膜层的研磨速率大于所述第一电介质层的研磨速率的2倍。
5.如权利要求1至4中任意一项所述的半导体器件的制备方法,其特征在于,在所述凹槽中填充第一电介质层的步骤中,还在所述第一掩膜层上覆盖所述第一电介质层。
6.如权利要求5所述的半导体器件的制备方法,其特征在于,在去除部分厚度的所述第一掩膜层之前,进行预研磨,暴露出所述第一掩膜层。
7.如权利要求6所述的半导体器件的制备方法,其特征在于,所述预研磨工艺的压力小于2psi。
8.如权利要求5所述的半导体器件的制备方法,其特征在于,在去除部分厚度的所述第一掩膜层之前,采用干法刻蚀工艺,将所述第一掩膜层上覆盖所述第一电介质层减薄至一预定厚度。
9.如权利要求8所述的半导体器件的制备方法,其特征在于,所述预定厚度为
10.如权利要求1至4中任意一项所述的半导体器件的制备方法,其特征在于,在去除部分厚度的所述第一掩膜层之前,所述第一掩膜层的厚度为
11.如权利要求1至4中任意一项所述的半导体器件的制备方法,其特征在于,在去除部分厚度的所述第一掩膜层之后,所述第一掩膜层边缘区域的剩余厚度为
12.如权利要求1至4中任意一项所述的半导体器件的制备方法,其特征在于,在去除部分厚度的所述第一掩膜层之后,所述第一掩膜层边缘区域比所述第一掩膜层顶部中央区域高
13.如权利要求1所述的半导体器件的制备方法,其特征在于,所述第一掩膜层的材料为氮化硅。
14.如权利要求1所述的半导体器件的制备方法,其特征在于,所述第一电介质层的材料为氧化物。
15.如权利要求1所述的半导体器件的制备方法,其特征在于,采用流体化学气相沉积工艺或旋涂工艺形成所述第一电介质层。
16.如权利要求1所述的半导体器件的制备方法,其特征在于,所述栅极部分包括自下至上依次层叠的浮栅、栅间介质层以及控制栅。
17.如权利要求1所述的半导体器件的制备方法,其特征在于,采用等离子体增强化学气相沉积法或高密度电浆法沉积法形成所述第二电介质层。
18.如权利要求1所述的半导体器件的制备方法,其特征在于,所述第二电介质层的材料为氧化物。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司,未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710104031.5/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造