[发明专利]半导体器件的制备方法

说明书

本发明揭示了一种半导体器件的制备方法，包括：提供半导体衬底，所述半导体衬底上形成有多个结构，相邻的所述结构之间具有凹槽，所述结构包括栅极部分和位于所述栅极部分上的第一掩膜层；在所述凹槽中填充第一电介质层；至少去除所述第一掩膜层顶部中间区域的部分厚度，所述第一掩膜层顶部边缘区域高于所述第一掩膜层顶部中央区域；形成第二电介质层，所述第二电介质层覆盖所述第一掩膜层和第一电介质层；进行选择性刻蚀，去除部分所述第一电介质层和部分所述第二电介质层。本发明提供的方法可以增加接触孔的可靠性，从而提高器件的性能。

技术领域

本发明涉及半导体制造技术领域，特别是涉及一种半导体器件的制备方法。

背景技术

半导体行业的目标之一是缩小半导体器件的尺寸。为实现这个目标，半导体器件的各个部分的关键尺寸(Critical Dimension,简称CD)越来越小，例如栅极的关键尺寸、接触孔(contact)的关键尺寸等都越来越小。然而，当接触孔的关键尺寸减小到一定尺寸时，会出现接触孔不能完全打开或栅极漏电等问题，影响器件的可靠性以及性能。

发明内容

本发明的目的在于，提供一种半导体器件的制备方法，可以增加接触孔的可靠性，从而提高器件的性能。

为解决上述技术问题，本发明提供一种半导体器件的制备方法，包括：

提供半导体衬底，所述半导体衬底上形成有多个结构，相邻的所述结构之间具有凹槽，所述结构包括栅极部分和位于所述栅极部分上的第一掩膜层；

在所述凹槽中填充第一电介质层；

至少去除所述第一掩膜层顶部中间区域的部分厚度，所述第一掩膜层顶部边缘区域高于所述第一掩膜层顶部中央区域；

形成第二电介质层，所述第二电介质层覆盖所述第一掩膜层和第一电介质层；以及

进行选择性刻蚀，去除部分所述第一电介质层和部分所述第二电介质层。

进一步的，在所述半导体器件的制备方法中，采用研磨工艺对所述第一电介质层和第一掩膜层进行研磨，其中，所述第一掩膜层的研磨速率大于所述第一电介质层的研磨速率。

进一步的，在所述半导体器件的制备方法中，所述研磨工艺的压力大于等于2psi。

进一步的，在所述半导体器件的制备方法中，所述第一掩膜层的研磨速率大于所述第一电介质层的研磨速率的2倍。

进一步的，在所述半导体器件的制备方法中，在所述凹槽中填充第一电介质层的步骤中，还在所述第一掩膜层上覆盖所述第一电介质层。

进一步的，在所述半导体器件的制备方法中，在去除部分厚度的所述第一掩膜层之前，进行预研磨，暴露出所述第一掩膜层。

进一步的，在所述半导体器件的制备方法中，在去除部分厚度的所述第一掩膜层之前，采用干法刻蚀工艺，将所述第一掩膜层上覆盖所述第一电介质层减薄至一预定厚度。

进一步的，在所述半导体器件的制备方法中，所述预定厚度为

进一步的，在所述半导体器件的制备方法中，所述预研磨工艺的压力小于2psi。

进一步的，在所述半导体器件的制备方法中，在去除部分厚度的所述第一掩膜层之前，所述第一掩膜层的厚度为

进一步的，在所述半导体器件的制备方法中，在去除部分厚度的所述第一掩膜层之后，在去除部分厚度的所述第一掩膜层之后，所述第一掩膜层边缘区域比所述第一掩膜层顶部中央区域高

进一步的，在所述半导体器件的制备方法中，在去除部分厚度的所述第一掩膜层之后，所述第一掩膜层边缘区域的剩余厚度大于等于

进一步的，在所述半导体器件的制备方法中，所述第一掩膜层的材料为氮化硅。