[发明专利]一种存储控制器

说明书

本发明公开了一种存储控制器，包括：主机接口模块，重构配置模块，缓存控制器，存储设备控制器，处理器，可重构模块；所述主机接口模块，用于在存储控制器与主机之间传输命令与数据；所述重构配置模块，用于在所述主机接口模块接收到重构命令后，根据配置文件对所述可重构模块进行重构配置；所述缓存控制器，用于控制设备端缓存的读写；所述存储设备控制器，用于控制各类存储设备或存储器件的读写；所述处理器，用于执行与所述主机接口模块接收的命令相关的控制程序；所述可重构模块，用于根据需求通过重构的方式进行重构配置。采用该存储控制器可以提升计算机系统性能。

技术领域

本发明属于计算机存储技术领域，更具体地，涉及一种存储控制器。

背景技术

随着新型非易失存储器(Non-Volatile Memory，NVM)，例如相变存储器(PhaseChange Memory，PCM)、自旋转移矩随机存储器(Spin Transfer Torque Random AccessMemory，STT-RAM)、阻变式存储器(Resistive Random Access Memory，RRAM)等的出现，为计算机系统带来了新的变革与挑战。这些新型非易失存储器利用相变效应、磁阻效应、阻变效应等机理实现数据的存储，与传统的存储器件相比具有存储密度高、读写延迟短、能耗低等优势。由于具备诸多优点，新型非易失存储器正逐步成为存储架构中最重要的组成部分。

由于新型非易失存储器在存储架构中的地位越来越重要，许多研究团队和厂商纷纷投入到新型非易失存储器的相关研究中。目前已有许多厂商推出了固态存储控制器产品。在现有的高性能固态存储控制器中大部分已经集成了数据加密、纠错功能，通过硬件加速的方式对加密、纠错功能进行加速。但是这些功能是固定的，不能根据应用的不同需求灵活地配置。除此之外，现有的固态存储控制器不具备其它的数据处理功能，例如模式匹配、键值检索等。不仅固态存储控制器有着功能固定，数据处理功能有限的问题。现有的其它的存储设备或器件的控制器也存在着这样的问题。

在使用现有的存储控制器的计算机系统中，当要进行数据处理时，需要在通过I/O将存储设备或存储器件中大量的数据读取到内存中之后，主机的中央处理器(CentralProcessing Unit，CPU)才能完成数据处理。图1所示为目前的数据处理流程示意图。当收到从主机发来的命令后，现有的存储控制器通常会将数据从存储设备或存储器件中读出，并写入主机的内存中，然后交给主机CPU处理，如果有需要最后还要再将处理后的数据写回到存储设备或存储器件中。从该流程中可以看出，在使用现有的存储控制器的计算机系统中，存在数据处理集中于主机CPU、内存与存储设备或存储器件之间数据传输量大、数据传输的I/O路径长、数据传输的功耗大的问题。这些问题的存在对计算机系统的性能造成了不良影响。特别是在大数据的环境下，这些问题造成的不良影响变得尤为严重。

目前，许多研究团队提出了各式各样的基于现场可编程门阵列(FieldProgrammable Gate Array，FPGA)的加速器。这些加速器能够作为主机CPU的协处理器，代替主机CPU完成部分特定的计算任务，并且通过硬件加速的方式对计算进行加速。虽然通过基于FPGA的加速器能够解决数据处理集中于主机CPU的问题，但是依然存在数据传输量大、I/O路径长、传输功耗大的问题。

发明内容

针对现有技术的以上缺陷或改进需求，本发明提供了一种存储控制器，在现有的存储控制器的基础上基于可编程器件划分出重构配置模块和可重构模块，由此解决现有的存储控制器配置不灵活、内存与存储设备或存储器件之间数据传输量大、数据传输的I/O路径长、数据传输的功耗大的技术问题，从而提升计算机系统的整体性能。

为实现上述目的，按照本发明的一个方面，提供了一种存储控制器，包括：主机接口模块，重构配置模块，缓存控制器，存储设备控制器，处理器，可重构模块；

所述主机接口模块，用于在存储控制器与主机之间传输命令与数据；