[发明专利]射频LDMOS的PolySi薄栅结构及其制备方法

权利要求书

1.射频LDMOS的PolySi薄栅结构的制备方法，其特征在于，对于亚微米栅的射频LDMOS器件，在栅氧化层表面形成自上而下的PolySi/SiO₂/PolySi三明治栅结构，经过栅自对准掺杂后，去除三明治栅结构上面PolySi/SiO₂两层，形成PolySi薄栅结构；

该制备方法包括如下步骤：

（1）在栅氧化层表面LPCVD淀积下层掺杂PolySi；

（2）对下层掺杂PolySi进行干氧热氧化，形成薄SiO₂层；

（3）在薄SiO₂层表面LPCVD淀积上层掺杂PolySi；

（4）光刻、ICP刻蚀上层掺杂PolySi，终止于中间层SiO₂；干法刻蚀中间层SiO₂，终止于下层掺杂PolySi；ICP刻蚀下层掺杂PolySi，终止于栅氧化层；去除光刻胶，形成PolySi/SiO₂/PolySi三明治栅结构；

（5）采用栅自对准技术，进行射频LDMOS的沟道、漂移区、源漏的常规掺杂；

（6）在栅结构和栅氧化层表面LPCVD淀积SiO₂覆盖层；

（7）在SiO₂覆盖层表面旋涂一层均匀的光刻胶；

（8）采用等离子胶回刻，去除栅表面的光刻胶，露出栅表面的SiO₂覆盖层；

（9）干法刻蚀栅表面的SiO₂覆盖层，终止于上层掺杂PolySi；

（10）干法刻蚀上层掺杂PolySi，终止于中间层SiO₂；采用各向同性的湿法腐蚀，去除中间层SiO₂以及侧壁部分残余SiO₂层；

（11）去除表面残留的全部光刻胶；

（12）光刻、干法刻蚀源漏合金区，终止于硅衬底表面，去除光刻胶；

（13）在硅表面溅射金属层，进行高温合金退火，形成栅源漏合金；

（14）去除硅表面未形成合金的残留金属；

步骤（1）中的栅氧化层厚度为100Å~500Å；所述掺杂PolySi厚度为2000Å~4000Å，掺杂PolySi为掺磷PolySi或掺砷PolySi；

步骤（2）中的薄SiO₂厚度为100 Å ~ 500 Å；

步骤（3）中的掺杂PolySi厚度为2000Å~4000Å，掺杂PolySi为掺磷PolySi或掺砷PolySi；

步骤（6）中的SiO₂覆盖层厚度为300Å~1000Å；

步骤（7）中的光刻胶厚度为0.7µm~1.5µm；

步骤（13）中的金属层为钴、钛、钼或铂。