[发明专利]薄膜覆晶封装结构

说明书

本发明提供一种薄膜覆晶封装结构。该薄膜覆晶封装结构包括可挠性主线路载板、芯片及至少一可挠性副线路载板。可挠性主线路载板包括可挠性主基板及主线路结构，可挠性主基板包括芯片接合区，主线路结构包括从芯片接合区延伸至可挠性主基板的两长边的多个第一引脚、多个第二引脚及从芯片接合区延伸至可挠性主基板的至少一短边的多个第三引脚。芯片配置于芯片接合区内，且电性连接于这些第一引脚、第二引脚及第三引脚。至少一可挠性副线路载板配置于可挠性主基板的至少一短边，可挠性副线路载板包括多个第四引脚，分别电性连接于这些第三引脚，以提供更具弹性的布线空间。

技术领域

本发明涉及一种封装结构，且特别涉及一种薄膜覆晶封装结构。

背景技术

随着电子科技的不断演进，所生产的积体电路元件更加轻薄短小、功能复杂、高接点数(high I/O count)、高频化以及多元化。在此发展趋势下，薄膜覆晶(chip on film,COF)封装满足了其封装需求。薄膜覆晶封装是一种通过导电凸块将芯片与可挠性线路载板上的引脚接合的封装技术。相较于传统使用的印刷电路板，薄膜覆晶封装是将驱动积体电路及其电子零件直接安装于薄膜上，以使封装结构可达到更轻薄短小及可挠的目的。

在现行的可挠性线路载板的线路结构中，引脚大多是从靠近芯片的长边处的凸块延伸至可挠性线路载板的相对两长边，以分别形成信号输入端与信号输出端，作为与其他元件(如印刷电路板、玻璃等)接合的对外连接端部。由于可挠性线路载板上的引脚并不会延伸至可挠性线路载板的相对两短边，而芯片短边处则未设置有凸块或者设置的凸块仅连接至虚置引脚，因此，可挠性线路载板的短边及芯片短边处的凸块都未能被有效利用。此外，随着积体电路密集度的提高，可挠性线路载板上的脚数需求也越来越高，而现行广泛应用的可挠性线路载板都为特定宽度，例如：35毫米(mm)、48毫米或70毫米，延伸至可挠性线路载板的相对两长边的引脚受限于可挠性线路载板的宽度及脚间距，持续增加脚数的需求面临瓶颈，布线弹性也受限。

发明内容

本发明提供一种薄膜覆晶封装结构，其可更有效利用可挠性线路载板及芯片的凸块，且能够提供更具弹性的布线空间。

本发明的一种薄膜覆晶封装结构，包括可挠性主线路载板、芯片及至少一可挠性副线路载板。可挠性主线路载板包括可挠性主基板及配置于可挠性主基板上的主线路结构，可挠性主基板包括芯片接合区，其中主线路结构包括多个第一引脚、多个第二引脚及多个第三引脚，这些第一引脚及这些第二引脚分别从芯片接合区延伸至可挠性主基板的两长边，这些第三引脚从芯片接合区延伸至可挠性主基板的至少一短边。芯片配置于芯片接合区内，且电性连接于这些第一引脚、这些第二引脚及这些第三引脚。至少一可挠性副线路载板配置于可挠性主基板的至少一短边，可挠性副线路载板包括可挠性副基板及配置于可挠性副基板上的多个第四引脚，这些第四引脚分别电性连接于这些第三引脚。

基于上述，本发明的薄膜覆晶封装结构除了包括可挠性主线路载板之外，还包括配置于可挠性主线路载板的短边的可挠性副线路载板，可挠性副线路载板可作为引脚扩充的区域。也就是说，本发明的薄膜覆晶封装结构除了可挠性主线路载板的第一引脚及第二引脚从芯片接合区延伸至可挠性主基板的两长边，还通过第三引脚从芯片接合区延伸至可挠性主基板的短边，而可挠性副线路载板的第四引脚的一端电性连接于第三引脚，第四引脚的另一端可与第一引脚和/或第二引脚共同延伸至薄膜覆晶封装结构的输出端和/或输入端，因此，本发明的薄膜覆晶封装结构能够通过可挠性副线路载板来扩充布线空间。并且，由于本发明的薄膜覆晶封装结构的整体布线空间变大而可容纳更多引脚，相较于已知的薄膜覆晶封装结构，本发明的薄膜覆晶封装结构可设置更多的引脚，有效利用可挠性主基板的短边以及位于芯片短边的凸块，而可因应高积体密度芯片的需求。另外，本发明的薄膜覆晶封装结构的可挠性副线路载板的尺寸可因应芯片的凸块与引脚的数量调整，而在设计上相当弹性。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明