[发明专利]一种TFT像素结构、阵列基板及其制作方法、显示装置

说明书

本申请涉及显示技术领域，尤其涉及一种TFT像素结构、阵列基板及其制作方法、显示装置，用以改善现有技术中由于PPI的提升而导致TFT像素结构中存储电容的电容值减小的问题。在本申请方案中，可以形成高PPI的阵列基板，而且，由于该阵列基板中的栅极位于栅线之上，使得栅极可以不在自身所在存储电容区域设置过孔，而是通过设置在存储电容区域以外的过孔实现栅极与掺杂后的半导体的接触连接，进而，保证栅极与金属电极层形成的存储电容的面积不致于太小，进而，使得存储电容的电容值不会减小过多，尽可能改善对像素驱动TFT栅极电压的保持所产生的不良影响。

技术领域

本申请涉及显示技术领域，尤其涉及一种TFT像素结构、阵列基板及其制作方法、显示装置。

背景技术

目前，在显示技术领域，大尺寸、高分辨率以及高画质的平板显示装置已经占据了主导地位。而薄膜晶体管(Thin Film Transistor，TFT)是一种场效应晶体管，被广泛应用于平板显示领域。

如图1所示，为现有技术中有机发光二极管(Organic Light-Emitting Diode，OLED)阵列基板的俯视示意图，该示意图中仅示出了其中一个TFT像素结构，在该TFT像素结构中，虚线区域表示由栅极和金属电极层形成的存储电容C_st。随着当前显示行业的快速发展，用户对图像分辨率PPI的需求逐渐提升。因此，像素版图密度的提升导致每个TFT像素结构的面积变小，相应地，结合图1所示，每个TFT像素结构中的存储电容C_st的面积也相应减小，而存储电容C_st的面积减小必然使得存储电容C_st的电容值降低，进而，影响像素驱动TFT栅极电压的保持，造成显示缺陷。

发明内容

本申请实施例提供一种TFT像素结构、阵列基板及其制作方法、显示装置，用以改善现有技术中由于PPI的提升而导致TFT像素结构中存储电容的电容值减小的问题。

本申请实施例采用下述技术方案：

一种TFT像素结构，包括：

基底；

位于所述基底一表面的图案化的栅线；

位于所述栅线之上的第一绝缘层；

位于所述第一绝缘层之上图案化的栅极，所述栅极通过第一过孔与掺杂后的半导体层接触连接，其中，所述第一过孔位于所述栅极以外的区域；

位于所述栅极之上的电容介质层；

位于所述电容介质层之上的图案化的金属电极层，所述金属电极层与所述栅极的交叠区域形成存储电容。

可选地，还包括：

位于所述基底与所述栅线之间的图案化的半导体层；

位于所述半导体层之上的第二绝缘层。

可选地，所述第一过孔贯穿所述第一绝缘层和所述第二绝缘层。

可选地，所述栅极的材质与所述栅线的材质相同，所述第一绝缘层的材质为非金属硅化物。

可选地，还包括：

位于所述金属电极层之上的层间绝缘层；

位于所述层间绝缘层之上的图案化的源漏极，所述源漏极通过第二过孔与所述金属电极层接触连接；

位于所述源漏极之上的平坦化层。

一种阵列基板，包括所述的像素结构。

一种阵列基板的制作方法，包括：

提供一基底；

在所述基底一表面形成图案化的栅线；