[发明专利]一种改善QFN封装芯片焊接质量的设计方法

说明书

技术领域

本发明公开一种改善焊接质量的设计方法，涉及焊盘焊接技术领域，具体的说是一种改善QFN封装芯片焊接质量的设计方法。

背景技术

目前电子零件的集成度越来越高，越来越多的采用集成度较高的IC设计。通常，在服务器系统或者个人电脑中，都是主板设计，使用的集成度较高的IC数量非常的多。但由于主板上的空间有限，另外由于IC采用出pin的封装，ESD的风险也比较高，因此IC的封装越来越多的不采用出pin的方案，其中目前最常用就是QFN封装。QFN是一种无引脚封装，呈正方形或矩形，封装底部中央位置有一个大面积裸露焊盘用来导热，围绕大焊盘的封装外围四周有实现电气连结的导电焊盘。 QFN的这个导电焊盘，由于连成一片，在PCB表面进行焊接时，容易出现焊接不良的情况，主要表现是这导电焊盘的锡的覆盖面积不达标，造成焊接质量不合格。

本发明提出一种改善QFN封装芯片焊接质量的设计方法，在QFN芯片背面的PAD上增加凹槽，将背面的PAD分成多个小格，方便锡的流动，增加了QFN封装背面PAD的接触面积，提供了爬锡的路径，让更多的锡可以在焊接中爬到凹槽内，保证了QFN封装芯片的焊接质量，提高电子零件的稳定性，从而提高整个系统的可靠性。

发明内容

本发明针对目前技术发展的需求和不足之处，提供一种改善QFN封装芯片焊接质量的设计方法，保证了QFN封装芯片的焊接质量，提高电子零件的稳定性，从而提高整个系统的可靠性。

一种改善QFN封装芯片焊接质量的设计方法，在QFN封装芯片背面的PAD上增设交错的凹槽，将PAD划分成多个小区域，增大焊接面积并加快锡的流动。

对称设置交错的凹槽。

凹槽形状为直线或者曲线。

凹槽的宽度数值不小于凹槽的深度数值。

一种改善QFN封装芯片焊接质量的焊盘，利用所述的设计方法进行设计，所述焊盘上交错的分布凹槽，将焊盘划分成多个小区域，增大焊接面积并加快锡的流动。

所述的焊盘，对称分布交错的凹槽。

所述的焊盘，凹槽形状为直线或者曲线。

所述的焊盘，凹槽的宽度数值不小于凹槽的深度数值。

本发明与现有技术相比具有的有益效果是：

本发明提供一种改善QFN封装芯片焊接质量的设计方法，在QFN封装芯片背面的PAD上增设交错的凹槽，将PAD划分成多个小区域，增大焊接面积并加快锡的流动；

利用本发明设计方法，PAD被划分成多个小区域，小区域焊接时由于面积较小，方便锡的流动，可以增加焊接面积，而且由于凹槽具有一定的深度，就会给PCB上的锡一个爬锡的路径，让更多的锡可以在焊接中爬到凹槽内，进一步增大焊接面积，从而增加整个PAD的焊接覆盖率，从而增加焊接强度，提高焊接质量。

附图说明

图1是未设计的QFN封装芯片的PAD示意图；

图2是实施例1的PAD示意图；

图3是实施例2的PAD示意图；

图4是实施例3的PAD示意图；

图5是实施例4的PAD示意图。

具体实施方式

本发明提供一种改善QFN封装芯片焊接质量的设计方法，在QFN封装芯片背面的PAD上增设交错的凹槽，将PAD划分成多个小区域，增大焊接面积并加快锡的流动。

同时提供一种改善QFN封装芯片焊接质量的焊盘，利用所述的设计方法进行设计，所述焊盘上交错的分布凹槽，将焊盘划分成多个小区域，增大焊接面积并加快锡的流动。

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，对本发明进一步详细说明。

实施例1

利用本发明方法，在QFN封装芯片背面的PAD上增设3横3竖交错的直线凹槽，将PAD划分成16个小区域，其中凹槽宽度数值不小于凹槽的深度数值，增大焊接面积并加快锡的流动。

实施例2

利用本发明方法，在QFN封装芯片背面的PAD上增设5条45°角的斜线竖凹槽和四条135°角的斜线凹槽，彼此交错分布，将PAD划分成18个小区域，其中凹槽宽度数值不小于凹槽的深度数值，增大焊接面积并加快锡的流动。

实施例3

利用本发明方法，在QFN封装芯片背面的PAD的四边中点，增设1横1竖交错的直线凹槽，并分别在两条直线凹槽两侧增设弧形凹槽，弧形凹槽的顶点靠近PAD的四边，凹槽将PAD划分成16个小区域，其中凹槽宽度数值不小于凹槽的深度数值，增大焊接面积并加快锡的流动。

实施例4