[发明专利]半导体存储装置的制作方法有效

专利信息
申请号: 201710116637.0 申请日: 2017-03-01
公开(公告)号: CN108538788B 公开(公告)日: 2020-10-02
发明(设计)人: 陈昱磬;邹世芳;游奎轩;庄慧伶 申请(专利权)人: 联华电子股份有限公司;福建省晋华集成电路有限公司
主分类号: H01L21/8242 分类号: H01L21/8242
代理公司: 北京市柳沈律师事务所 11105 代理人: 陈小雯
地址: 中国台*** 国省代码: 台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 半导体 存储 装置 制作方法
【权利要求书】:

1.一种半导体存储装置的制作方法,包括:

提供一半导体基底,该半导体基底上定义有一存储单元区以及一周围区;

在该存储单元区形成多个位线结构;

在该周围区形成至少一栅极结构;

形成一间隙子层,该间隙子层覆盖该半导体基底、该栅极结构以及该多个位线结构,其中该间隙子层部分位于该存储单元区且部分位于该周围区;

对该间隙子层进行一第一蚀刻制作工艺,用以将位于该存储单元区的该间隙子层部分移除,其中至少部分的该间隙子层于该第一蚀刻制作工艺之后残留于该存储单元区中;以及

在该第一蚀刻制作工艺之后,进行一第二蚀刻制作工艺,用以将残留于该存储单元区中的该间隙子层移除,

其中该第一蚀刻制作工艺包括一回蚀刻制作工艺,用以移除于一垂直于该半导体基底的垂直方向上覆盖该栅极结构以及该多个位线结构的该间隙子层,

其中位于该周围区的该间隙子层被该第一蚀刻制作工艺部分移除而于该栅极结构的侧壁上形成一第二间隙子,

该方法还包括:

在该第一蚀刻制作工艺之后以及该第二蚀刻制作工艺之前,形成一图案化掩模层覆盖位于该周围区的该栅极结构以及该第二间隙子,其中于该第二蚀刻制作工艺进行时,位于该周围区的该栅极结构以及该第二间隙子被该图案化掩模层覆盖。

2.如权利要求1所述的半导体存储装置的制作方法,其中该第一蚀刻制作工艺不同于该第二蚀刻制作工艺。

3.如权利要求2所述的半导体存储装置的制作方法,其中该第一蚀刻制作工艺包括一各向异性蚀刻制作工艺,而该第二蚀刻制作工艺包括一各向同性蚀刻制作工艺。

4.如权利要求1所述的半导体存储装置的制作方法,还包括:

在该间隙子层形成之前,形成一介电层覆盖该多个位线结构,其中该第一蚀刻制作工艺停止于该介电层上。

5.如权利要求4所述的半导体存储装置的制作方法,其中于该垂直方向上位于该多个位线结构上的该介电层于该第一蚀刻制作工艺之前被该间隙子层覆盖,且在该垂直方向上位于该多个位线结构上的该介电层于该第一蚀刻制作工艺之后被暴露出。

6.如权利要求4所述的半导体存储装置的制作方法,其中该介电层还部分形成于该周围区上,且该半导体存储装置的该制作方法还包括对位于该周围区的该介电层进行蚀刻而于该栅极结构的侧壁上形成一第一间隙子。

7.如权利要求1所述的半导体存储装置的制作方法,其中在该第二蚀刻制作工艺进行时,位于该存储单元区的该间隙子层未被该图案化掩模层覆盖。

8.如权利要求1所述的半导体存储装置的制作方法,其中位于该存储单元区的该间隙子层被该第一蚀刻制作工艺部分移除而于各该位线结构的侧壁上形成一第三间隙子。

9.如权利要求8所述的半导体存储装置的制作方法,其中至少部分的该多个第三间隙子被该第二蚀刻制作工艺移除。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司;福建省晋华集成电路有限公司,未经联华电子股份有限公司;福建省晋华集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201710116637.0/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top