[发明专利]半导体结构及其形成方法

权利要求书

1.一种半导体结构的形成方法，其特征在于，包括：

提供基底，所述基底包括衬底以及位于所述衬底上分立的鳍部，所述衬底包括用于形成P型器件的PMOS区域、以及用于形成N型器件的NMOS区域；

在所述鳍部露出的衬底上形成隔离结构，所述隔离结构覆盖所述鳍部的部分侧壁，且所述隔离结构顶部低于所述鳍部顶部；

形成所述隔离结构后，形成横跨所述鳍部的伪栅结构，所述伪栅结构覆盖所述鳍部的部分顶部表面和侧壁表面；

在所述伪栅结构的侧壁上形成侧墙；

形成所述侧墙后，在所述伪栅结构两侧的鳍部内形成凹槽；

在所述凹槽内形成掺杂外延层；

形成所述凹槽和掺杂外延层的步骤包括：在所述PMOS区域的鳍部顶部和侧壁上形成P区掩膜层，所述P区掩膜层还位于所述NMOS区域的鳍部顶部和侧壁上；在所述PMOS区域伪栅结构两侧的鳍部内形成P区凹槽；在所述P区凹槽内形成P型掺杂外延层；形成所述P型掺杂外延层后，在所述NMOS区域的P区掩膜层上形成N区掩膜侧墙，其中，位于所述NMOS区域的P区掩膜层和N区掩膜侧墙作为N区掩膜层；在所述NMOS区域伪栅结构两侧的鳍部内形成N区凹槽；在所述N区凹槽内形成N型掺杂外延层；

形成凹槽的刻蚀过程中，还刻蚀所述伪栅结构和鳍部所露出的隔离结构、以及位于所述侧墙底部的隔离结构，在PMOS区域的隔离结构和侧墙之间形成缝隙；

形成所述掺杂外延层后，在所述伪栅结构露出的隔离结构上形成层间介质层，所述层间介质层露出所述伪栅结构顶部；

去除所述伪栅结构，在所述层间介质层内形成开口；

在所述开口的底部形成阻挡层，所述阻挡层还填充所述缝隙；

去除所述开口中的所述阻挡层，保留所述缝隙中的所述阻挡层；

去除所述开口中的所述阻挡层后，在所述开口内填充金属层，形成金属栅极结构。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述阻挡层的材料为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。

3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述阻挡层的厚度为至

4.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述阻挡层的工艺为原子层沉积工艺。

5.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述开口中的所述阻挡层的工艺为干法刻蚀工艺。

6.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述伪栅结构两侧的鳍部内形成凹槽的步骤包括：采用干法刻蚀工艺刻蚀所述伪栅结构两侧部分厚度的鳍部，在所述鳍部内形成凹槽。

7.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述伪栅结构两侧的鳍部内形成凹槽后，在所述凹槽内形成掺杂外延层之前，所述形成方法还包括：对所述凹槽进行清洗工艺。

8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述清洗工艺为SiCoNi工艺，所述SiCoNi工艺所采用的主刻蚀气体为气态氢氟酸。

9.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述P型掺杂外延层和N型掺杂外延层的步骤还包括：刻蚀位于所述PMOS区域伪栅结构两侧鳍部顶部上的P区掩膜层，暴露出所述PMOS区域伪栅结构两侧鳍部的顶部表面，且还刻蚀部分厚度的PMOS区域鳍部，在刻蚀后的鳍部内形成P区凹槽；

在所述P区凹槽内形成P型掺杂外延层；

刻蚀位于所述NMOS区域伪栅结构两侧鳍部顶部上的N区掩膜层，且还刻蚀部分厚度的NMOS区域鳍部，在所述鳍部内形成所述N区凹槽；

在所述N区凹槽内形成N型掺杂外延层。

10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述P区掩膜层的材料为氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅；所述N区掩膜层的材料为氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。