[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，方法包括：提供衬底以及位于衬底上分立的鳍部；在衬底上形成覆盖鳍部部分侧壁的隔离结构；形成隔离结构后，形成横跨鳍部且覆盖鳍部部分顶部和侧壁表面的伪栅结构；在伪栅结构的侧壁上形成侧墙；形成侧墙后，在伪栅结构两侧的鳍部内形成凹槽；在凹槽内形成掺杂外延层；形成掺杂外延层后，在伪栅结构露出的隔离结构上形成层间介质层，层间介质层露出伪栅结构顶部；去除伪栅结构，在层间介质层内形成开口；在开口底部形成阻挡层；去除开口中的阻挡层；去除阻挡层后，在开口内填充金属层，形成金属栅极结构。本发明通过所述阻挡层，以隔绝掺杂外延层与金属层，从而降低金属栅极结构与掺杂外延层发生桥接的概率。

技术领域

本发明涉及半导体领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面 MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管 (FinFET)。FinFET中，栅至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

但是，现有技术形成的半导体器件的电学性能和良率仍有待提高。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，优化半导体器件的电学性能和良率。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底以及位于所述衬底上分立的鳍部；在所述鳍部露出的衬底上形成隔离结构，所述隔离结构覆盖所述鳍部的部分侧壁，且所述隔离结构顶部低于所述鳍部顶部；形成所述隔离结构后，形成横跨所述鳍部的伪栅结构，所述伪栅结构覆盖所述鳍部的部分顶部表面和侧壁表面；在所述伪栅结构的侧壁上形成侧墙；形成所述侧墙后，在所述伪栅结构两侧的鳍部内形成凹槽；在所述凹槽内形成掺杂外延层；形成所述掺杂外延层后，在所述伪栅结构露出的隔离结构上形成层间介质层，所述层间介质层露出所述伪栅结构顶部；去除所述伪栅结构，在所述层间介质层内形成开口；在所述开口的底部形成阻挡层；去除所述开口中的所述阻挡层；去除所述开口中的所述阻挡层后，在所述开口内填充金属层，形成金属栅极结构。

相应的，本发明还提供一种半导体结构，包括：基底，所述基底包括衬底以及位于所述衬底上分立的鳍部；隔离结构，位于所述鳍部露出的衬底上，所述隔离结构覆盖所述鳍部的部分侧壁，且所述隔离结构顶部低于所述鳍部顶部；位于所述隔离结构上的层间介质层，所述层间介质层内具有露出所述鳍部和隔离结构的开口；掺杂外延层，位于所述开口两侧的鳍部内；侧墙，位于所述开口的侧壁上；阻挡层，位于所述开口的底部。

与现有技术相比，本发明的技术方案具有以下优点：