[发明专利]一种含双通路压控振荡器的锁相环电路

权利要求书

1.一种含双通路压控振荡器的锁相环电路，其特征在于，包含：

鉴频鉴相器PFD，其输入端分别输入时钟信号CLKIN和反馈时钟信号CLKFB，其输出端输出UP信号和DOWN信号，鉴频鉴相器PFD根据时钟信号CLKIN和反馈时钟信号CLKFB的快慢得到UP信号和DOWN信号输出给电荷泵CP；

电荷泵CP，其输入端连接鉴频鉴相器PFD的输出端，其输出端输出电流脉冲，电荷泵CP将UP信号和DOWN信号的电压脉冲转换为电流脉冲输出给低通滤波器LPF；

低通滤波器LPF，其输入端连接电荷泵CP的输出端，其输出端输出通路0控制电压信号vctrl0和通路1控制电压信号vctrl1，低通滤波器LPF对电荷泵CP输出的电流脉冲进行滤波分别得到通路0控制电压信号vctrl0和通路1控制电压信号vctrl1；

压控振荡器VCO，其包含通路0电路和通路1电路，通路0电路的输入端接收低通滤波器LPF输出的通路0控制电压信号vctrl0，通路1电路的输入端接收低通滤波器LPF输出的通路1控制电压信号vctrl1，压控振荡器VCO的输出端输出时钟信号CLKOUT；

第一分频器D，其输入端连接压控振荡器VCO的输出端，其输出端输出分频后的时钟信号CLKOUT；

第二分频器M，其输入端连接压控振荡器VCO的输出端，其输出端连接鉴频鉴相器PFD的输入端，第二分频器M将压控振荡器VCO输出的时钟信号CLKOUT进行分频得到反馈时钟信号CLKFB；

所述的压控振荡器VCO包含：通路0偏置产生电路、通路1偏置产生电路、以及多个级联的VCO子电路；

每一个VCO子电路都包含通路0电路和通路1电路，通路0电路的权重为1/N，通路1电路的权重为通路0偏置产生电路为每一个VCO子电路的通路0电路提供偏置电压，通路1偏置产生电路为每一个VCO子电路的通路1电路提供偏置电压；

每一个VCO子电路的输出端连接下一级VCO子电路的输入端，每一个VCO子电路的反向输出端连接下一级VCO子电路的反向输入端，最后一级VCO子电路的输出端连接第一级VCO子电路的反向输入端，最后一级VCO子电路的反向输出端连接第一级VCO子电路的输入端；

所述的通路0偏置产生电路的输入端输入通路0控制电压信号vctrl0，输出端分别输出通路0P型晶体管偏置电压信号vbp0和通路0N型晶体管偏置电压信号vbn0；通路1偏置产生电路的输入端输入通路1控制电压信号vctrl1，输出端分别输出通路1P型晶体管偏置电压信号vbp1和通路1N型晶体管偏置电压信号vbn1；

通路0偏置产生电路和通路1偏置产生电路的电路结构一样；所述的通路0偏置产生电路和通路1偏置产生电路都包含：放大器、P型晶体管和N型晶体管，放大器的负极输入端连接低通滤波器LPF的输出端，放大器的正极输入端连接P型晶体管的源极、N型晶体管的漏极和栅极，放大器的输出端输出P型晶体管偏置电压信号，P型晶体管的漏极连接电压vdd，栅极连接放大器的输出端，源极连接N型晶体管的漏极和放大器的正极输入端，P型晶体管的源极输出N型晶体管偏置电压信号，N型晶体管的漏极连接P型晶体管的源极和放大器的正极输入端，栅极连接P型晶体管的源极和放大器的正极输入端，源极接地；

所述的VCO子电路包含：

输入对管，包含二号P型晶体管M2和三号P型晶体管M3；二号P型晶体管M2的漏极连接节点b，栅极连接输入端in，源极连接反向输出端outb；三号P型晶体管M3的漏极连接节点b，栅极连接反向输入端inb，源极连接输出端out；

输出对管，包含七号N型晶体管M7和十号N型晶体管M10；七号N型晶体管M7的漏极连接二号P型晶体管M2的源极和反向输出端outb，栅极连接反向输出端outb，源极接地gnd；十号N型晶体管M10的漏极连接三号P型晶体管M3的源极和输出端out，栅极连接输出端out，源极接地gnd；

正反馈对管，包含八号N型晶体管M8和九号N型晶体管M9；八号N型晶体管M8的漏极连接输出端out，栅极连接七号N型晶体管M7的栅极和反向输出端outb，源极接地gnd；九号N型晶体管M9的漏极连接反向输出端outb，栅极连接十号N型晶体管M10的栅极和输出端out，源极接地gnd；

通路0电路，包含一号P型晶体管M1、六号N型晶体管M6和十一号N型晶体管M11；一号P型晶体管M1的漏极连接电压vdd，栅极连接通路0偏置产生电路输出的通路0P型晶体管偏置电压信号vbp0，源极连接节点b；六号N型晶体管M6的漏极连接二号P型晶体管M2的源极和反向输出端outb，栅极连接通路0偏置产生电路输出的通路0N型晶体管偏置电压信号vbn0，源极接地gnd；十一号N型晶体管M11的漏极连接三号P型晶体管M3的源极和输出端out，栅极连接通路0偏置产生电路输出的通路0N型晶体管偏置电压信号vbn0，源极接地gnd；

通路1电路，包含N-1个并联的零号P型晶体管M0、N-1个并联的五号N型晶体管M5和N-1个并联的十二号N型晶体管M12；零号P型晶体管M0的漏极连接电压vdd，栅极连接通路1偏置产生电路输出的通路1P型晶体管偏置电压信号vbp1，源极连接节点b；五号N型晶体管M5的漏极连接二号P型晶体管M2的源极和反向输出端outb，栅极连接通路1偏置产生电路输出的通路1N型晶体管偏置电压信号vbn1，源极接地gnd；十二号N型晶体管M12的漏极连接三号P型晶体管M3的源极和输出端out，栅极连接通路1偏置产生电路输出的通路1N型晶体管偏置电压信号vbn1，源极接地gnd。