[发明专利]半导体器件以及用于制造半导体器件的方法

权利要求书

1.一种半导体器件，包括n+型碳化硅基板、n-型层、n型层、多个沟槽、p型区域、n+型区域、栅极绝缘膜、栅电极、源电极、漏电极以及沟道；

其中，多个所述沟槽被布置为平面矩阵形状；

其中，所述n+型区域被布置为具有开口的平面网格类型、围绕所述沟槽中的每一个、并且在平面对角线方向上彼此相邻的所述沟槽之间与所述源电极接触；并且

其中，所述p型区域被布置在平面网格类型的所述n+型区域的所述开口中，

其中，所述栅电极包括布置在所述沟槽内部的第一栅电极以及布置在所述n型层上、所述p型区域上以及所述n+型区域上的第二栅电极，

其中，所述沟道包括：

第一沟道，被布置在与所述第二沟槽的侧表面接触的所述p型区域中；以及

第二沟道，与和所述第一沟槽的侧表面接触的所述n+型区域相邻并且被布置在布置于所述第二栅电极下面的所述p型区域中。

2.根据权利要求1所述的半导体器件，其中，所述n-型层被布置在所述n+型碳化硅基板的第一表面上；

其中，所述n型层、多个所述沟槽和所述p型区域被布置在所述n-型层上；

其中，所述p型区域被布置在所述沟槽中的每一个的侧表面上；并且

其中，所述n+型区域被布置在所述沟槽中的每一个的侧表面与所述p型区域之间。

3.根据权利要求2所述的半导体器件，其中，所述沟槽中的每一个包括第一沟槽以及从所述第一沟槽的下表面延伸的第二沟槽；并且

其中，所述第一沟槽的宽度大于所述第二沟槽的宽度。

4.根据权利要求3所述的半导体器件，其中，所述n+型区域与所述第一沟槽的侧表面和下表面接触；并且

其中，所述p型区域与所述第二沟槽的侧表面接触。

5.根据权利要求4所述的半导体器件，其中，所述栅极绝缘膜被布置在所述沟槽内部、所述n型层上、所述p型区域上以及所述n+型区域上，所述栅极绝缘膜与在平面对角线方向上彼此相邻的所述沟槽之间的所述n+型区域的一部分不重叠。

6.根据权利要求5所述的半导体器件，其中，所述栅电极被布置在所述栅极绝缘膜上。

7.根据权利要求6所述的半导体器件，其中，所述第二栅电极在平面的水平和垂直方向上彼此相邻的所述沟槽之间与彼此相邻的所述第一栅电极相互连接。

8.根据权利要求1所述的半导体器件，进一步包括布置在所述栅电极上的氧化膜，其中，所述源电极被布置在所述氧化膜和所述n+型区域上。

9.根据权利要求8所述的半导体器件，其中，所述漏电极被布置在所述n+型碳化硅基板的第二表面上。

10.一种半导体器件，包括：

n+型碳化硅基板；

n-型层，与所述基板重叠；

n型层，与所述n-型层重叠；

多个沟槽，被布置在所述n-型层内，多个所述沟槽被布置为平面矩阵形状；

n+型区域，被布置为具有开口的平面网格类型、围绕所述沟槽中的每一个；

p型区域，被布置在平面网格类型的所述n+型区域的所述开口中；

栅电极；

栅极绝缘膜，在所述栅电极与所述n-型层之间；

源电极，在平面对角线方向上彼此相邻的所述沟槽之间与所述n+型区域接触；以及

漏电极，通过所述基板与所述源电极分离，

其中，所述栅电极包括布置在所述沟槽内部的第一栅电极以及布置在所述n型层上、所述p型区域上以及所述n+型区域上的第二栅电极，

其中，所述沟道包括：

第一沟道，被布置在与所述第二沟槽的侧表面接触的所述p型区域中；以及

第二沟道，与和所述第一沟槽的侧表面接触的所述n+型区域相邻并且被布置在布置于所述第二栅电极下面的所述p型区域中。