[发明专利]半导体器件以及用于制造半导体器件的方法

说明书

本发明涉及半导体器件以及用于制造半导体器件的方法。一种半导体器件包括n+型碳化硅基板、n‑型层、n型层、多个沟槽、p型区域、n+型区域、栅极绝缘膜、栅电极、源电极、漏电极和沟道。多个沟槽被布置为平面矩阵形状。n+型区域被布置为具有开口的平面网格类型、围绕沟槽中的每一个、并且在平面对角线方向上彼此相邻的沟槽之间与源电极接触。p型区域被布置在平面网格类型的n+型区域的开口中。

相关申请的交叉引证

本申请要求于2016年10月14日提交给韩国知识产权局的韩国专利申请第10-2016-0133554号的优先权和权益，通过引证将其全部内容结合于此。

技术领域

本发明涉及例如包含碳化硅(SiC)的半导体器件以及用于制造半导体器件的方法。

背景技术

在提供非常大的电流的流动时，电力半导体器件要求低导通电阻或者低饱和电压以减少导电状态下的电力损失。进一步地，功率半导体器件主要要求功率半导体器件经受住P-N结的反向高电压的特性，即，高击穿电压特性，其中，反向高电压是在断开状态下或者当开关被断开时的一瞬间被施加至功率半导体器件的两端。

除了功率半导体器件之外，金属氧化物半导体场效应晶体管(MOSFET)是数字电路和模拟电路中最普通的场效应晶体管。

MOSFET可根据沟道的类型被分为平面栅型MOSFET和沟槽栅型MOSFET。因为沟道区域被放置为与半导体表面平行，所以平面栅型MOSFET具有长电流路径，并且由于面结型场效应晶体管(JFET)区域的存在，平面栅型MOSFET具有相对高的导通电阻。沟槽栅型MOSFET没有JFET区域，但是由于集中在沟槽底端上的电场可以减少击穿电压。

在该背景技术部分中所公开的上述信息仅用于增强对本发明的背景技术的理解，并且因此其可包括未构成在该国家为本领域普通技术人员已知的现有技术的信息。

发明内容

本发明已经致力于提供包括垂直沟道和水平沟道的碳化硅半导体器件。

本发明的示例性实施方式提供了一种半导体器件，该半导体器件包括n+型碳化硅基板、n-型层、n型层、多个沟槽、p型区域、n+型区域、栅极绝缘膜、栅电极、源电极、漏电极和沟道。多个沟槽被布置为平面矩阵形状。n+型区域被布置为具有开口的平面网格类型、围绕沟槽中的每一个、并且在平面对角线方向上彼此相邻的沟槽之间与源电极接触。p型区域被布置在平面网格类型的n+型区域的开口中。

n-型层可布置在n+型碳化硅基板的第一表面上；n型层、多个沟槽和p型区域可布置在n-型层上。p型区域可布置在沟槽中的每一个的侧表面上。n+型区域可布置在沟槽中的每一个的侧表面与p型区域之间，并且n型层的离子掺杂浓度可高于n-型层的离子掺杂浓度。

沟槽中的每一个可包括第一沟槽以及从第一沟槽的下表面延伸的第二沟槽，并且第一沟槽的宽度可大于第二沟槽的宽度。

n+型区域可与第一沟槽的侧表面和下表面接触，并且p型区域可与第二沟槽的侧表面接触。

栅极绝缘膜可布置在沟槽内部、n型层上、p型区域和n+型区域上，并且可在平面对角线方向上彼此相邻的沟槽之间暴露n+型区域。

栅电极可布置在栅极绝缘膜上，并且可包括布置在沟槽内部的第一电极以及布置在n型层上、p型区域上和n+型区域上的第二电极。

第二栅电极可在平面的水平和垂直方向上彼此相邻的沟槽之间与彼此相邻的第一栅电极相互连接。

沟道可包括：第一沟道，被布置在与第二沟槽的侧表面接触的p型区域中；以及第二沟道，与第一沟槽的侧表面接触的n+型区域相邻并且被布置在布置于第二沟槽电极下面的p型区域中。

半导体器件可进一步包括布置在栅电极上的氧化膜，并且源电极可布置在氧化膜和n+区域上。