[发明专利]半导体装置及存储器系统

权利要求书

1.一种半导体装置，其特征在于配置为与控制器进行通信，所述半导体装置具备：

第一芯片，包含含有第一输出端的第一电路；及

第二芯片，包含含有第二输出端的第二电路，且在所述第二输出端经由第一信号线而与所述第一输出端电连接；且

当所述第一芯片及所述第二芯片接收到第一指令时，所述第二电路根据所述第一输出端的输出阻抗，通过第一校正动作对所述第二输出端的输出阻抗进行校正，且所述第二芯片在开始所述第一校正动作时向所述控制器发送表示所述第二芯片处于忙碌状态的信号，并在所述第一校正动作完成时向所述控制器发送表示所述第二芯片处于就绪状态的信号。

2.根据权利要求1所述的半导体装置，其特征在于，

所述第一电路包含：第一上拉电路，包括被供给第一电压的第一端以及与所述第一输出端电连接的第二端；及第一下拉电路，包括被供给较所述第一电压小的第二电压的第一端以及与所述第一输出端电连接的第二端；且

所述第二电路包含：第二上拉电路，包括被供给所述第一电压的第一端以及与所述第二输出端电连接的第二端；第二下拉电路，包括被供给所述第二电压的第一端以及与所述第二输出端电连接的第二端；及比较器，包括被供给所述第二输出端的电压的第一输入端以及被供给所述第一电压与所述第二电压之间的第三电压的第二输入端。

3.根据权利要求2所述的半导体装置，其特征在于：

所述第一校正动作包含：

第一动作，在所述第一动作期间，所述第一上拉电路及所述第二下拉电路成为接通状态，且所述第一下拉电路及所述第二上拉电路成为断开状态；及

第二动作，在所述第二动作期间，所述第二上拉电路及所述第一下拉电路成为接通状态，且所述第二下拉电路及所述第一上拉电路成为断开状态。

4.根据权利要求3所述的半导体装置，其特征在于：

在所述第一动作期间，所述第二电路根据利用所述比较器的所述第二输出端的电压及所述第三电压的比较结果，而对所述第二下拉电路的电阻值进行校正。

5.根据权利要求3所述的半导体装置，其特征在于：

在所述第二动作期间，所述第二电路根据利用所述比较器的所述第二输出端的电压及所述第三电压的比较结果，而对所述第二上拉电路的电阻值进行校正。

6.根据权利要求3所述的半导体装置，其特征在于：

所述第二上拉电路包含第一晶体管及第二晶体管，所述第一晶体管及第二晶体管并联连接在供给所述第一电压的电压源与所述第二输出端之间；且

所述第一晶体管及所述第二晶体管在接通状态下具有不同的电阻值。

7.根据权利要求3所述的半导体装置，其特征在于：

所述第二下拉电路包含第三晶体管及第四晶体管，所述第三晶体管及第四晶体管并联连接在供给所述第二电压的电压源与所述第二输出端之间；且

所述第三晶体管及所述第四晶体管在接通状态下具有不同的电阻值。

8.根据权利要求1所述的半导体装置，其特征在于还具备：

第三芯片，包含含有第三输出端的第三电路，且在所述第三输出端经由第二信号线而与位于所述第一芯片的第四输出端电连接；且

当所述第一芯片及所述第三芯片接收到所述第一指令时，所述第三电路根据所述第四输出端的输出阻抗，通过第二校正动作对所述第三输出端的输出阻抗进行校正。

9.根据权利要求8所述的半导体装置，其特征在于：

所述第一校正动作及所述第二校正动作并列执行。

10.根据权利要求8所述的半导体装置，其特征在于：

所述第一校正动作及所述第二校正动作串行执行。

11.根据权利要求1所述的半导体装置，其特征在于：

所述第一指令指定所述第一芯片。