[发明专利]基于三维可写存储器的可编程门阵列

说明书

为了弥补传统门阵列只能实现逻辑编程的缺陷，本发明提出一种基于三维可写存储器（3D‑W）的可编程门阵列。它含有多个可编程计算单元，每个可编程计算单元含有至少一个3D‑W阵列，该3D‑W阵列存储一种基本复杂计算的查找表（LUT）。可编程计算单元的使用分两个阶段：设置阶段和计算阶段。在设置阶段，根据用户需要将所需的基本复杂计算LUT存储到3D‑W阵列中；在计算阶段，通过查找LUT的数值来实现基本复杂计算。

技术领域

本发明涉及集成电路领域，更确切地说，涉及可编程门阵列。

背景技术

可编程门阵列属于半定制集成电路，在一个芯片上把多个可编程逻辑单元排列成阵列形式，然后通过后端工艺或现场编程，实现对逻辑电路的定制化。美国专利4,870,302披露了一种现场编程门阵列（FPGA）。它含有多个可编程逻辑单元（configurable logicarray或configurable logic element）和可编程连接（programmable interconnect）。其中，可编程逻辑单元在设置信号控制下可以选择性地实现移位、逻辑非、AND（逻辑与）、OR（逻辑和）、NOR（和非）、NAND（与非）、XOR（异或）、+（算术加）、-（算术减）等功能；可编程连接在设置信号控制下可以选择性地实现两条互连线之间的连接、断开等功能。现有的可编程门阵列只能实现逻辑编程，最多可实现简单算术（如加减法）的编程，即同一硬件在设置信号控制下可以选择性地实现不同的逻辑（或简单算术）功能。遗憾的是，现有的可编程门阵列尚无法实现复杂计算的编程，即同一硬件在设置信号控制下可以选择性地实现不同的复杂计算（如指数、对数、sin、cos等）功能。

发明内容

本发明的主要目的是同一硬件在设置信号控制下可以选择性地实现不同复杂计算功能。

本发明的另一目的是提供一种用户能设置所需复杂计算的可编程门阵列。

本发明的另一目的是提供一种计算能力更灵活的可编程门阵列。

本发明的另一目的是提供一种计算能力更强大的可编程门阵列。

本发明的另一目的是强化传统门阵列和FPGA的计算能力。

为了实现这些以及别的目的，本发明提出一种基于三维可写存储器（3D-W）的可编程门阵列。它含有多个可编程计算单元，每个可编程计算单元含有至少一个3D-W阵列，该3D-W阵列存储一种基本复杂计算的查找表（LUT）。可编程计算单元的使用分两个阶段：设置阶段和计算阶段。在设置阶段，根据用户需要将所需的基本复杂计算LUT存储到3D-W阵列中；在计算阶段，通过查找LUT的数值来实现基本复杂计算。由于采用3D-W阵列，同一硬件（可编程计算单元）可以选择性地实现不同的基本复杂计算功能。在本发明中，复杂计算是指除加减法以外的计算，包括指数、对数、sin、cos等计算。

除了可编程计算单元，可编程门阵列还含有多个可编程逻辑单元。在实现过程中，每种复杂计算首先被分解为多个基本复杂计算。然后针对每个基本复杂计算，设置对应的可编程计算单元，使其实现相应的基本复杂计算。最后，通过设置可编程逻辑单元和可编程连接，完成所需的复杂计算。

采用3D-W来实现可编程门阵列有诸多优势。首先，由于3D-W存储容量大，它可以存储较大的LUT。其次，3D-W阵列之间可以实现三维集成，因此不同可编程计算单元的3D-W阵列可以相互堆叠在一起，以减少可编程门阵列所需的衬底面积。最后，由于3D-W阵列基本不占衬底面积，可编程逻辑单元和/或可编程连接可以集成在3D-W阵列下方，这样可以进一步减少可编程门阵列所需的衬底面积。

相应地，本发明提出一种可编程门阵列，其特征在于含有多个可编程计算单元，包括；第一可编程计算单元，该第一可编程计算单元含有至少第一三维可写存储器（3D-W）阵列，该第一3D-W阵列存储第一函数的查找表（LUT）；第二可编程计算单元，该第二可编程计算单元含有至少第二3D-W阵列，该第二3D-W阵列存储第二函数的LUT；该第一和该第二函数为不同函数。