[发明专利]封装方法

说明书

本发明揭示了一种封装方法。包括：将一待封装结构放置在一封装区域，并开始计时直至开始封装；若计时到达第一时间，则移出所述待封装结构并进行返工，所述返工为去除待封装结构表面的杂质。由此，确保待封装结构能够较快的完成封装，避免在封装环境中的高温产生杂质而影响封装质量，而对于计时到达第一时间的情况，通过返工去除杂质，也确保了待封装结构表面的干净，不被污染，确保了封装质量，避免了分层缺陷。

技术领域

本发明涉及半导体技术领域，特别是涉及一种封装方法。

背景技术

数十年来，芯片封装技术一直追随着IC的发展而发展，一代IC就有相应一代的封装技术相配合，而随着表面组装技术(SMT)的发展，更加促进芯片封装技术不断达到新的水平。

芯片封装可以包含一个核心，并由一通用材料包覆形成，并且还可以包含附加层叠加在这个核心上。所述附加层填充有介电材料和导电材料交替形成。并结合刻蚀等工艺，形成内连线。

目前，芯片上板(board on chip，BOC)封装被开发出来，这一封装也被称为开窗型半导体封装(window-type semiconductor package)，但是BOC封装尚存在一些问题需要进一步完善。

发明内容

本发明的目的在于提供一种封装方法，改善BOC封装过程的分层缺陷。

为解决上述技术问题，本发明提供一种封装方法，包括：

将一待封装结构放置在一封装区域，并开始计时直至开始封装；

若计时到达第一时间，则移出所述待封装结构并进行返工，所述返工为去除待封装结构表面的杂质。

可选的，对于所述的封装方法，所述待封装结构为芯片上板封装结构。

可选的，对于所述的封装方法，所述第一时间为小于10分钟。

可选的，对于所述的封装方法，所述杂质包括碳元素。

可选的，对于所述的封装方法，所述返工为通过氧等离子体处理所述待封装结构。

可选的，对于所述的封装方法，所述氧等离子体的处理时间为30-300s。

可选的，对于所述的封装方法，若计时到达第一时间，封装设备进行示警并暂停后续待封装结构进入所述封装区域。

可选的，对于所述的封装方法，手动取出所述待封装结构并转移至返工设备内进行返工。

可选的，对于所述的封装方法，若计时到达第一时间，封装设备自动将所述待封装结构传递至一备用晶舟内，并继续后续待封装结构进入所述封装区域。

可选的，对于所述的封装方法，待加载过设定数量的待封装结构后，将所述备用晶舟传递至返工设备内进行返工。

本发明提供的封装方法，包括：将一待封装结构放置在一封装区域，并开始计时直至开始封装；若计时到达第一时间，则移出所述待封装结构并进行返工，所述返工为去除待封装结构表面的杂质。由此，确保待封装结构能够较快的完成封装，避免在封装环境中的高温产生杂质而影响封装质量，而对于计时到达第一时间的情况，通过返工去除杂质，也确保了待封装结构表面的干净，不被污染，确保了封装质量，避免了分层缺陷。

附图说明

图1为一种封装结构的示意图；

图2为本发明一实施例中封装方法的流程图；

图3为本发明一实施例中返工时的原理示意图。

具体实施方式