[发明专利]输出电路

权利要求书

1.一种输出电路，其特征在于，具备：

第1电源端子；

第2电源端子；

输出端子；

控制电压生成电路，在所述第1电源端子与所述第2电源端子之间连接，生成控制电压；

第1导电型的第1MOS晶体管，栅极被输入所述控制电压，以源极的电压不会成为第1既定电压以下的方式进行钳位；

第1导电型的第2MOS晶体管，栅极被输入第1输入信号，源极与所述第1电源端子连接，漏极与所述第1MOS晶体管的源极连接；

第2导电型的第3MOS晶体管，栅极被输入第2输入信号，源极与所述第2电源端子连接，漏极与所述第1MOS晶体管的漏极连接；以及

第1导电型的第4MOS晶体管，源极与所述第1电源端子连接，栅极与所述第1MOS晶体管的源极连接，漏极与所述输出端子连接，所述第1导电型的第4MOS晶体管被所述第1输入信号及所述第2输入信号驱动而向所述输出端子输出输出信号，

所述第4MOS晶体管的栅极电压被所述第1MOS晶体管钳位，

所述控制电压生成电路吸收因所述第1输入信号和所述第2输入信号发生变化而产生的所述控制电压的变动，将所述控制电压保持在第2既定电压。

2.如权利要求1所述的输出电路，其特征在于，

所述控制电压生成电路具有：

恒流源，其一端与所述第2电源端子连接；

第1电阻，其一端与所述第1电源端子连接，另一端与所述恒流源的另一端连接；

第2电阻，其一端与所述第1电阻的另一端连接，另一端与所述第1MOS晶体管的栅极连接；

电容，其一端与所述第1电源端子连接，另一端与所述第2电阻的一端连接；

第2导电型的第5MOS晶体管，其栅极与所述第1电阻的另一端连接，漏极与所述第1电源端子连接，源极与所述第1MOS晶体管的栅极连接；以及

第1导电型的第6MOS晶体管，其栅极与所述第1电阻的另一端连接，漏极与所述第2电源端子连接，源极与所述第1MOS晶体管的栅极连接。

3.如权利要求1所述的输出电路，其特征在于，

所述控制电压生成电路具有：

恒流源，其一端与所述第2电源端子连接；

第1、第2及第3电阻，按此顺序串联连接在所述第1电源端子与所述恒流源的另一端之间；

第4电阻，其一端与所述第2电阻和所述第3电阻的连接点连接，另一端与所述第1MOS晶体管的栅极连接；

电容，其一端与所述第1电源端子连接，另一端与所述第2电阻和所述第3电阻的连接点连接；

第2导电型的第5MOS晶体管，其栅极与所述第1电阻和所述第2电阻的连接点连接，漏极与所述第1电源端子连接，源极与所述第1MOS晶体管的栅极连接；以及

第1导电型的第6MOS晶体管，其栅极与所述第3电阻和所述恒流源的连接点连接，漏极与所述第2电源端子连接，源极与所述第1MOS晶体管的栅极连接。

4.如权利要求1所述的输出电路，其特征在于，

所述控制电压生成电路具有：

恒流源，其一端与所述第2电源端子连接；

第1导电型的第5MOS晶体管，其共同连接的漏极和栅极与所述恒流源的另一端连接；

第2导电型的第6MOS晶体管，其漏极和栅极共同连接，源极与所述第5MOS晶体管的源极连接；

第1电阻，其一端与所述第6MOS晶体管的漏极连接，另一端与所述第1电源端子连接；

第1导电型的第7MOS晶体管，其栅极与所述第5MOS晶体管的栅极连接，漏极与所述第2电源端子连接，源极与所述第1MOS晶体管的栅极连接；以及

第2导电型的第8MOS晶体管，其栅极与所述第6MOS晶体管的栅极连接，漏极与所述第1电源端子连接，源极与所述第1MOS晶体管的栅极连接。