[发明专利]一种半导体器件的制造方法有效
| 申请号： | 201710132222.2 | 申请日： | 2017-03-07 |
| 公开（公告）号： | CN108573850B | 公开（公告）日： | 2020-11-03 |
| 发明（设计）人： | 李勇 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02;H01L21/71 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 董巍;高伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 半导体器件 制造 方法 | ||
1.一种半导体器件的制造方法，其特征在于，所述方法包括：
提供半导体衬底，所述半导体衬底包括NMOS器件区和PMOS器件区，在所述NMOS器件区和所述PMOS器件区的所述半导体衬底上均形成有栅极沟槽；
在所述栅极沟槽的底部和侧壁上形成高k介电层；
在所述NMOS器件区内的所述高k介电层的表面上形成保护层；
在含氧气氛下进行退火处理，以在所述PMOS器件区的所述半导体衬底和所述高k介电层之间形成界面层；
去除所述保护层。
2.如权利要求1所述的制造方法，其特征在于，在所述NMOS器件区内的栅极沟槽下方的沟道材料包括III-V族化合物半导体，所述PMOS器件区内的栅极沟槽下方的沟道材料包括元素半导体。
3.如权利要求2所述的制造方法，其特征在于，所述III-V族化合物半导体为InGaAs，所述元素半导体为Ge。
4.如权利要求1所述的制造方法，其特征在于，所述退火处理的温度范围为950℃～1050℃。
5.如权利要求1所述的制造方法，其特征在于，所述含氧气氛包括ISSG、N2O、NO、O2和O3中的至少一种。
6.如权利要求1所述的制造方法，其特征在于，所述保护层的材料包括无定形硅或者无定形锗。
7.如权利要求1所述的制造方法，其特征在于，形成所述保护层的方法包括以下步骤：
在所述PMOS器件区和所述NMOS器件区内的所述高k介电层的表面上共形沉积形成所述保护层；
去除所述PMOS器件区内的所述保护层。
8.如权利要求1所述的制造方法，其特征在于，所述保护层的厚度范围为40埃～120埃。
9.如权利要求1所述的制造方法，其特征在于，在形成所述保护层之前，还包括在所述栅极沟槽底部和侧壁上的所述高k介电层的表面形成覆盖层的步骤。
10.如权利要求1所述的制造方法，其特征在于，在去除所述保护层之后，还包括以下步骤：
在所述NMOS器件区和所述PMOS器件区内的所述栅极沟槽的底部和侧壁上形成第一扩散阻挡层；
在所述PMOS器件区内的所述栅极沟槽的底部和侧壁上形成P型功函数层，所述P型功函数层位于所述第一扩散阻挡层表面上；
在所述NMOS器件区和所述PMOS器件区内的所述栅极沟槽的底部和侧壁上形成N型功函数层；
在所述NMOS器件区和所述PMOS器件区内的所述栅极沟槽的底部和侧壁上形成第二扩散阻挡层；
在所述NMOS器件区和所述PMOS器件区内的所述栅极沟槽中填充栅电极层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司，未经中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710132222.2/1.html，转载请声明来源钻瓜专利网。
- 上一篇：具有串接处理区域的等离子体腔室
- 下一篇：自对准晶种层及自对准薄膜的制备方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
