[发明专利]自对准晶种层及自对准薄膜的制备方法

说明书

本发明提供了一种自对准晶种层及自对准薄膜的制备方法，在衬底上形成材质为无定型碳的掩膜层，图案化所述掩膜层暴露出部分所述衬底，然后在暴露出的所述衬底上依次形成第一晶种层与第二晶种层，无定型碳的偶极矩比较小，使得第一晶种层与无定型碳的吸附力比较小，从而容易去除掩膜层上的第一晶种层，由此提高了制备自对准晶种层的效率；同时，在自对准晶种层的第二晶种层上形成薄膜，能够提高薄膜的表面平整度，达到原子级平整表面，由此获得具有原子级平整表面的自对准薄膜。

技术领域

本发明涉及半导体制造领域，特别涉及一种自对准晶种层及自对准薄膜的制备方法。

背景技术

随着半导体器件尺寸的不断减小，半导体制作工艺已经进入深亚微米时代，且向超深亚微米发展，然而随着集成电路密度的不断提高，对半导体器件的性能以及稳定性也提出了更高的要求。在半导体器件制作过程中形成的薄膜，例如硅膜，其平整度对于后续形成的半导体器件的性能有着非常重要的影响。

现有技术中，一般通过外延法生长硅(Si)、硅锗(SiGe)或锗(Ge)来得到具有原子级平整表面的薄膜层，然而，该方法在制造过程中需要相当高的温度，并且对于大部分绝缘体上硅(SOI)来说，获得平整表面与高结晶度需要完成多个工艺步骤，最终会导致生产成本增加，并且最终的应用也会受到限制。

另外，三维积体(3DIC)需要在绝缘体上形成活性层(active layers)，同时活性层也需要具有平整表面，然而，在绝缘体上获得比较薄的活性层的原子级平整表面比较困难。现有技术采用的ALD(Atomic Layer Deposition，原子层沉积)，CVD(Chemical VaporDeposition,化学气相沉积)等沉积方法已经无法满足需求。

并且在制作自对准薄膜的过程中，掩膜层的选择、沉积、刻蚀以及掩膜层上的薄膜的去除等工艺均会对薄膜的平整度造成影响。

因此，如何获得具有原子级平整表面的自对准薄膜是本领域技术人员亟需解决的技术问题。

发明内容

本发明的目的在于提供一种自对准晶种层及自对准薄膜的制备方法，获得具有原子级平整表面的自对准晶种层与自对准薄膜。

本发明的技术方案是一种自对准晶种层的制备方法，包括以下步骤：

提供一衬底，在所述衬底上形成掩膜层，所述掩膜层的材质为无定型碳；

图案化所述掩膜层，在所述掩膜层内形成凹槽，暴露出部分所述衬底；

在暴露出的所述衬底上依次形成第一晶种层与第二晶种层。

进一步的，向所述衬底上通入包含有二硅氧烷的气体，在所述衬底上形成所述第一晶种层；向所述衬底上通入包含有环戊硅烷的气体，在所述第一晶种层上形成第二晶种层。

进一步的，在形成所述第一晶种层与形成所述第二晶种层的过程中，向所述衬底上通入的气体还包括惰性气体。

进一步的，在形成所述第一晶种层之后，在形成所述第二晶种层之前，还包括：向所述第一晶种层上通入惰性气体，去除所述掩膜层上的第一晶种层。

进一步的，所述惰性气体为氩气。

进一步的，所述第一晶种层为单层或双层；所述第二晶种层为单层、双层或三层。

进一步的，在形成所述掩膜层之前，在所述衬底上形成一绝缘层。

进一步的，所述绝缘层的材质为氧化硅或/和氮化硅。

相应的，本发明还提供一种自对准薄膜的制备方法，包括以下步骤：

提供一采用如上所述的自对准晶种层的制备方法制备的自对准晶种层；

在所述自对准晶种层上形成薄膜。