[发明专利]一种3D NAND存储器件及其制造方法

说明书

本发明提供了一种3D NAND存储器件及其制造方法，通过在半导体阻挡层与栅线缝隙的一端形成第一连接件的同时，对所述堆叠层的阶梯结构上也形成第一连接件，并在绝缘环内的堆叠层中形成贯通接触孔的同时在所述堆叠层的阶梯结构上形成第二连接件，然后第一连接件以及第二连接件同时打孔，使得所述第一金属层中的多个所述第一金属分别通过所述过孔与所述第一连接件以及第二连接件电连接。可见，本方案提供的3D NAND存储器件的制作工艺一次成形，简化了后端金属连线工艺的复杂度，并无需额外占用外围电路引线，缩小了3D NAND存储器件的尺寸。

技术领域

本发明涉及闪存存储器领域，更具体地说，涉及一种3D NAND存储器件及其制造方法。

背景技术

NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的NAND存储器。

在3D NAND存储器结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的3DNAND存储器结构，然而，其他的电路例如解码器(decoder)、页缓冲(page buffer)和锁存器(latch)等，这些外围电路都是CMOS器件形成的，CMOS器件的工艺无法与3D NAND器件集成在一起，目前，是分别采用不同的工艺形成3D NAND存储器阵列和外围电路，再通过穿过3D NAND存储器阵列的通孔将二者电连接在一起。3D NAND存储器阵列中的堆叠主要采用OPOP结构，即多晶硅(poly)和氧化物(oxide)依次层叠的结构，随着存储容量需求的不断提高，OPOP结构堆叠的层数不断增多，这对通孔的形成以及外围电路与存储单元的连接提出很大的挑战。

发明内容

有鉴于此，本发明提供了一种3D NAND存储器件及其制造方法，在存储阵列内设置贯通接触孔，便于同CMOS芯片的连接，易于集成，并且同时制作CH、GLS、TAC以及台阶的连接结构，简化该存储器件的制作工艺，并能缩小3D NAND存储器件的尺寸。

为实现上述目的，本发明提供如下技术方案：

一种3D NAND存储器件，包括：

基底；

所述基底上的堆叠层，所述堆叠层至少有一侧为阶梯结构，所述堆叠层包括沿字线方向依次排布的第一区域、第二区域和第三区域；其中，

所述第二区域位于所述第一区域和第三区域之间，所述第二区域中形成有贯通的绝缘环，所述绝缘环内的堆叠层为相互间隔堆叠的氧化物层和氮化物层，所述绝缘环内的堆叠层中形成有贯通接触孔；

所述绝缘环外的第二区域以及第一区域、第三区域的堆叠层为相互间隔堆叠的氧化物层和金属层，所述第一区域和第三区域中形成有用于形成存储器件的沟道孔，所述第一区域、所述绝缘环外的第二区域和所述第三区域中形成有用于划分块存储区的栅线缝隙；

所述沟道孔的顶部形成阻挡层，所述阻挡层与所述栅线缝隙的一端以及所述堆叠层的阶梯结构上均形成第一连接件，多个所述第一连接件分别通过过孔与第一金属相连，所述第一金属作为所述存储器件的位线。

优选的，所述堆叠层还包括位于所述第一区域和第二区域之间的第四区域，以及位于所述第二区域和第三区域之间的第五区域，所述第四区域和第五区域的堆叠层为相互间隔堆叠的氧化物层和金属层；

所述栅线缝隙沿字线方向延伸至所述绝缘环，且位于所述第一区域、所述第四区域、所述绝缘环外的第二区域、所述第五区域以及所述第三区域的堆叠层中。

优选的，所述阻挡层为多晶硅、Ti、TiN或W。

优选的，所述贯通接触孔沿所述沿字线方向依次填充有Block Ox、Trap N、Ox、Poly以及Ox；