[发明专利]半导体存储装置及存储器系统

权利要求书

1.一种半导体存储装置，其特征在于具备：

存储单元；

读出放大器单元，包含第1锁存电路及第2锁存电路；及

控制部，配置为对所述存储单元执行读取动作及写入动作，其中，所述控制部在对所述存储单元执行所述写入动作且响应于由读取指令跟随的写入中断指令时，在重新开始所述写入动作之前，执行数据备份动作、所述读取操作及数据恢复动作；且

所述数据备份动作包含：(ⅰ)将存储在所述第1锁存电路的第1数据传送到外部装置，所述第1数据至少包括对所述存储单元执行的检验动作的结果，(ⅱ)将存储在所述第2锁存电路的第2数据传送到所述第1锁存电路，所述第2数据包括要写入到所述存储单元的数据页面；然后(ⅲ)将存储在所述第1锁存电路的所述第2数据传送到所述外部装置；

所述数据恢复动作包含：将所述第1数据传送到所述第1锁存电路，及将所述第2数据传送到所述第2锁存电路。

2.根据权利要求1所述的半导体存储装置，其特征在于：

所述控制部在执行所述读取动作时，覆盖所述第1锁存电路的内容。

3.根据权利要求1所述的半导体存储装置，其特征在于：

在所述数据恢复动作期间，所述第2数据从所述外部装置传送到所述第1锁存电路，然后从所述第1锁存电路传送到所述第2锁存电路，且所述第1数据在将所述第2数据从所述第1锁存电路传送到所述第2锁存电路之后，从所述外部装置传送到所述第1锁存电路。

4.根据权利要求1所述的半导体存储装置，其特征在于：

所述读出放大器单元包含6个锁存电路，所述6个锁存电路包括所述第1锁存电路及所述第2锁存电路，且所述控制部在执行所述读取动作时，覆盖多于1个锁存电路的内容。

5.根据权利要求4所述的半导体存储装置，其特征在于：

所述控制部在执行所述读取动作时，覆盖所述6个锁存电路中3个的内容。

6.一种半导体存储装置，其特征在于具备：

第1存储单元；

第2存储单元；

字线，电连接到所述第1及第2存储单元的栅极；

第1读出放大器单元，包含第1及第2锁存电路，所述第1读出放大器单元通过第1组位线电连接到所述第1存储单元；

第2读出放大器单元，包含第3及第4锁存电路，所述第2读出放大器单元通过第2组位线电连接到所述第2存储单元；及

控制部，配置为对所述第1及第2存储单元执行读取动作及写入动作，其中，所述控制部在对所述第1存储单元执行所述写入动作且响应于由读取指令跟随的写入中断指令时，在重新开始所述写入动作之前，执行数据备份动作、所述读取操作及数据恢复动作；且

在所述数据备份动作之前，写入数据包含分别存储在所述第1及第2锁存电路的第1及第2数据，且所述数据备份动作包含：将存储于所述第1锁存电路的所述第1数据传送到所述第4锁存电路，在所述读取期间，所述第1数据被保持在所述第4锁存电路；

所述数据恢复动作包含：将所述第1数据从所述第4锁存电路传送到所述第1锁存电路。

7.根据权利要求6所述的半导体存储装置，其特征在于：

所述控制部在执行所述读取动作时，覆盖所述第1锁存电路的内容。

8.根据权利要求6所述的半导体存储装置，其特征在于：

所述控制部构成为：以1/2的页面大小来执行读取及写入动作。

9.根据权利要求6所述的半导体存储装置，其特征在于：

所述控制部构成为：以1/4的页面大小来执行读取及写入动作。

10.根据权利要求6所述的半导体存储装置，其特征在于：

每个所述第1及第2读出放大器单元包含6个锁存电路，且所述控制部在执行对所述第1存储单元的所述读取动作时，覆盖所述第1读出放大器单元的多于1个锁存电路的内容，所述控制部在执行对所述第2存储单元的所述读取动作时，覆盖所述第2读出放大器单元的多于1个锁存电路的内容。