[发明专利]半导体存储装置及存储器系统

说明书

实施方式提供一种半导体存储装置及存储器系统，能够在使用保持着写入动作重新开始所需的数据的锁存电路执行了读取动作之后，重新开始写入动作。一实施方式的半导体存储装置具备：第1读出放大器单元，包含能够保持数据的第1锁存电路；及控制部。所述控制部执行：第1动作，在写入动作中断后且接收指示读取动作的第1指令前，将保持在所述第1锁存电路、且包含所述中断的写入动作的检验结果的第1数据传送到所述第1读出放大器单元的外部；及第2动作，在所述读取动作结束后且接收指示重新开始所述中断的写入动作的第2指令前，将传送到所述第1读出放大器单元的外部的第1数据传送到所述第1锁存电路。

相关申请

本申请享有以日本专利申请2016-177985号(申请日：2016年9月12日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

实施方式涉及一种半导体存储装置及存储器系统。

背景技术

已知有一种存储器系统，具备作为半导体存储装置的NAND(NOT-AND：与非)型闪存存储器、与控制该NAND型闪存存储器的控制器。

发明内容

实施方式提供一种半导体存储装置及存储器系统，能够在使用保持着写入动作重新开始所需的数据的锁存电路执行了读取动作之后，重新开始写入动作。

实施方式的半导体存储装置具备：第1读出放大器单元，包含能够保持数据的第1锁存电路；及控制部。所述控制部执行：第1动作，在写入动作中断后且接收指示读取动作的第1指令前，将保持在所述第1锁存电路、且包含所述中断的写入动作的检验结果的第1数据传送到所述第1读出放大器单元的外部；及第2动作，在所述读取动作结束后且接收指示重新开始所述中断的写入动作的第2指令前，将传送到所述第1读出放大器单元的外部的第1数据传送到所述第1锁存电路。

附图说明

图1是用于说明第1实施方式的存储器系统的构成的框图。

图2是用于说明第1实施方式的半导体存储装置的构成的框图。

图3是用于说明第1实施方式的半导体存储装置的存储单元阵列的构成的电路图。

图4是用于说明第1实施方式的半导体存储装置的存储单元阵列的构成的剖视图。

图5是用于说明第1实施方式的半导体存储装置的存储单元晶体管的阈值电压的分布的简图。

图6是用于说明第1实施方式的半导体存储装置的读出放大器模块的构成的俯视图。

图7是用于说明第1实施方式的半导体存储装置的读出放大器模块的构成的电路图。

图8是用于说明第1实施方式的半导体存储装置的读出放大器单元的构成的电路图。

图9是用于说明第1实施方式的半导体存储装置的伴随读取动作的嵌入的写入动作的指令序列。

图10(A)～(C)是用于说明第1实施方式的半导体存储装置的写入动作中断期间前后的对选择字线的施加电压的时序图。

图11是用于说明第1实施方式的半导体存储装置的数据备份动作的指令序列。

图12是用于说明第1实施方式的半导体存储装置的锁存电路间的数据传送信息的表格。

图13是用于说明第1实施方式的半导体存储装置的写入动作中断期间的锁存电路内的数据的变化的表格。

图14是用于说明第1实施方式的半导体存储装置的数据恢复动作的指令序列。

图15是用于说明第1实施方式的半导体存储装置的写入动作中断期间的锁存电路内的数据的变化的表格。