[发明专利]一种比较器及逐次逼近式模拟数字转换器

说明书

一种比较器及逐次逼近式模拟数字转换器，所述比较器包括前置运算放大器、锁存器、电平移位单元及复位单元，其中：所述前置运算放大器，适于输出一级放大信号；所述锁存器，包括结构对称的第一反相电路及第二反相电路，适于根据比较结果输出相应的比较结果信号；所述电平移位单元包括对称设置的第一电平移位电路及第二电平移位电路，所述第一电平移位电路与所述复位单元及所述第一反相电路耦接，适于在所述比较器从复位状态跳转至比较状态时，导通所述第一反相电路；所述复位单元，适于在所述锁存时钟信号为低电平时，复位所述电平移位单元与所述第一反相电路及第二反相电路耦接所形成的节点的电压。采用上述方案，可以提高比较器的速度及增益。

技术领域

本发明涉及电子电路技术领域，尤其涉及一种比较器及逐次逼近式模拟数字转换器。

背景技术

模拟数字转换器(Analog-to-Digital Converter，ADC)是现今的应用电子设备以及通信设备的核心模块，由于近年来电子市场对便携式电子通信设备的需求，低功耗高精度的ADC已然成为ADC技术的主要发展趋势。作为ADC结构的主要模块之一，比较器，尤其是高速度低功耗的比较器在市场上很受欢迎。

目前，典型的比较器的结构如图1或图2所示，图1中的比较器是基于锁存器(latch)1结构的比较器，带有前置静态放大器2，由于该前置静态放大器2，可以使得比较器提供一定的小信号增益，且这种比较器可以抵抗由于latch 1输出端大幅跳变耦合到输入端的踢回噪声(Kickback Noise)，速度也很快，但是存在静态功耗消耗大的问题。

为解决功耗消耗大的问题，出现了图2示出的带有动态前置(Preamp)放大器3和latch 4的比较器，利用节点电容放电时间同步对输入信号进行放大，同样达到了前置放大的作用，图2所示比较器在克服了图1中比较器的静态功耗消耗大的缺点之外，也可以具有较小的踢回噪声。

但是，上述的比较器均存在速度及增益低下的问题。

发明内容

本发明解决的问题是如何提高比较器的速度及增益。

为解决上述问题，本发明实施例提供了一种比较器，所述比较器包括：前置运算放大器、锁存器、电平移位单元及复位单元，其中：所述前置运算放大器，适于接收输入至所述比较器的待比较信号，根据所述待比较信号及锁存时钟信号，输出一级放大信号；所述锁存器，包括第一反相电路及第二反相电路，适于接收所述一级放大信号，对所述一级放大信号进行比较，并根据比较结果输出相应的比较结果信号；其中：所述第一反相电路及第二反相电路结构相同，且相互对称地并联连接在参考电源与参考地线之间，所述第一反相电路的信号输入端与所述第二反相电路的信号输出端连接，所述第一反相电路的信号输出端与所述第二反相电路的信号输入端连接；所述电平移位单元包括对称设置的第一电平移位电路及第二电平移位电路，所述第一电平移位电路与所述复位单元及所述第一反相电路耦接，适于在所述比较器从复位状态跳转至比较状态时，导通所述第一反相电路；所述第二电平移位电路与所述复位单元及所述第二反相电路耦接，适于在所述比较器从复位状态跳转至比较状态时，导通所述第二反相电路；所述复位单元，包括对称设置的第一复位电路及第二复位电路，所述第一复位电路与所述第一电平移位电路及所述第一反相电路耦接，所述第二复位电路与所述第二电平移位电路及第二反相电路耦接，适于在所述锁存时钟信号为低电平时，复位所述电平移位单元与所述第一反相电路及第二反相电路耦接所形成的节点的电压。

可选地，所述第一电平移位电路包括第三PMOS管，所述第二电平移位电路包括：第四PMOS管；其中：所述第三PMOS管与所述第一反相电路耦接，所述第四PMOS管与所述第二反相电路耦接。

可选地，所述第一复位电路包括第四NMOS管，所述第二复位电路包括第五NMOS管；其中：所述第四NMOS管与所述第一反相电路耦接，所述第五NMOS管与所述第二反相电路耦接。