[发明专利]半导体元件

说明书

技术领域

本揭露是关于一种具有双材料重分布线的半导体元件及其形成方法。

背景技术

半导体晶粒可透过不同类型的封装方式如打线接合或覆晶封装而连接至其他外部元件。在一些情况下，半导体晶粒包含金属化层如金属层、介电层、金属导孔、重分布层及后钝化互连结构。打线接合通过打线直接将积体电路(ICs)连接至基板上，而覆晶封装(或晶圆级晶片尺寸封装(WLCSP))是先于半导体晶粒上形成一凸块下金属化层再将焊接凸块或支柱置于其上。接着执行一回焊动作将焊接凸块或支柱与外部元件接合。

重分布层(Redistribution layer,RDL)是用于调整相对于半导体晶粒中顶部金属层，焊接凸块或支柱的位置。重分布层是以扇出方式连接至外部元件并且能减少于接合制程中对半导体晶粒的顶部金属层的应力。

发明内容

本揭露的一态样是提供一种半导体元件，包含：一第一保护层于一互连结构之上；一第一重分布线(RDL)导孔延伸贯穿于该第一保护层中的一开口以电连接该互连结构，其中该第一重分布线导孔包含一第一传导材料；以及一重分布线于第一保护层之上并电连接该第一重分布线导孔，其中该重分布线包含一第二传导材料异于该第一传导材料，并且该重分布线以一平行于该第一保护层的一顶面的方向延伸越过该第一重分布线导孔。

附图说明

本揭露的实施方式虽然已揭示如下图的详细描述，但须注意依照本产业的标准做法，各种特征并未按照比例绘制。事实上，各种特征的尺寸为了清楚的讨论而可被任意放大或缩小。

图1是依据一些实施方式，显示一半导体元件的剖面图；

图2A是依据一些实施方式，显示一半导体元件的剖面图；

图2B是依据一些实施方式，显示一半导体元件的剖面图；

图3是依据一些实施方式，显示一半导体元件的剖面图；

图4是依据一些实施方式，显示制造一半导体元件方法的作业流程图；

图5A-5F是依据一些实施方式，显示于不同生产阶段一半导体元件的剖面图。

具体实施方式

本揭露接下来将会提供许多不同的实施方式或实施例以实施本揭露中不同的特征。各特定实施例中的组成及配置将会在以下作描述以简化本揭露。这些为实施例仅作为示范并非用于限定本揭露。例如，一第一元件形成于一第二元件“上方”或“之上”可包含实施例中的第一元件与第二元件直接接触，亦可包含第一元件与第二元件之间更有其他额外元件使第一元件与第二元件无直接接触。此外，在本揭露各种不同的范例中，将重复地使用元件符号及/或字母。此重复乃为了简化与清晰的目的，而其本身并不决定各种实施例及/或结构配置之间的关系。

此外，像是“之下”、“下面”、“较低”、“上面”、“较高”、以及其他类似的相对空间关系的用语，可用于此处以便描述附图中一元件或特征与另一元件或特征之间的关系。该等相对空间关系的用语乃为了涵盖除了附图所描述的方向以外，装置于使用或操作中的各种不同的方向。上述装置可另有其他导向方式(旋转90度或朝其他方向)，此时的空间相对关系也可依上述方式解读。

重分布层(Redistribution layer,RDL)是用于使半导体元件连接至外部元件。在一些情况下，重分布层直接形成于半导体元件中互连结构的顶部金属层上。保护层将部分重分布层与半导体元件中互连结构的介电材料隔离，并且，重分布层通过重分布层导孔电连接互连结构中的顶部金属层。但以单一制程形成重分布层及重分布层导孔，例如以铝做溅射沉积(sputtering deposition)，常使重分布层中位于重分布层导孔上方处形成一凹陷。因该凹陷的关系，重分布层上第二保护层常有孔隙于重分布层导孔上方处。而孔隙于保护层中增加了重分布层被氧化的风险。举例来说，在一些情况下，后续制程的液体流入孔隙造成如针孔于重分布层中的形成并毁损重分布层。针孔会使重分布层的电阻增加并不利地影响信息自半导体元件传送至外部元件的能力。

现描述利用多重步骤制程形成重分布层及重分布层导孔。此多重步骤制程有助于避免凹陷形成于重分布层中位于重分布层导孔处，并且能降低重分布层上方的保护层中形成针孔的风险。而重分布层上方的保护层具有平坦表面，有助于降低半导体元件制造过程中的偏差。