[发明专利]一种基于FPGA的多通道AD信号的幅度差、相位差检测方法

说明书

本发明公开了一种基于FPGA的多通道AD信号的幅度差、相位差检测方法，包括如下步骤：使用AD采集芯片采集多路信号，得到每一路信号的同步时钟与数据；分为I、Q两路，采用半带滤波器进行降采样率及滤波，将采样率降低到1KHz，并存FIFO，用于跨时钟域数据处理；读取出FIFO中的每路AD检测信号和参考基准信号并相除，得到新的多路信号；再分I、Q两路对新的多路信号进行FIR滤波，并存FIFO；当I、Q两路的FIFO都为非空时，取出I、Q两路中的数据，分别进行FFT和求反正切，得到每路AD检测信号与参考基准信号的幅度差和相位差。本发明解决了高集成度下因器件的PCB布局引起的设计局限、因低功耗要求下器件本身功耗引起的设计局限等技术问题，而且不会引起幅相不平衡。

技术领域

本发明属于电子技术领域，尤其涉及一种多通道AD信号的幅度差、相位差检测方法。

背景技术

现在测试多通道AD信号的幅度差、相位差，采用的是模拟器件IC芯片(例AD8302)进行检测各路的幅度、相位，在进行相减处理得到的。

采用模拟器件进行多通道幅相检测时，器件内部有混频器，由于I、Q两路的乘法器与低通滤波器一致性不好，引起幅相不平衡，或者温度会引起漂移问题。由于器件本身存在功耗，会造成整机功耗增大，体积增大，同时由于器件的AD采集路数有限，不利于在满足高集成度、低功耗要求下设计。

发明内容

本发明的目的在于：提供一种基于FPGA的多通道AD信号的幅度差、相位差检测方法，利用FPGA的I/O管脚较多，可实现多路AD的相对幅相差测试的优点，解决了高集成度下因器件的PCB布局引起的设计局限、因低功耗要求下器件本身功耗引起的设计局限等技术问题，而且采用FPGA进行幅相差检测，I、Q两路的乘法器与低通滤波器一致性好，不会引起幅相不平衡。

本发明采用的技术方案如下：

一种基于FPGA的多通道AD信号的幅度差、相位差检测方法，包括如下步骤：

步骤一：使用AD采集芯片采集多路信号，得到每一路信号的同步时钟与数据，并选择一路信号作为参考基准信号，剩余的每一路信号均分别作为AD检测信号；

步骤二：分为I、Q两路，采用半带滤波器进行降采样率及滤波，分别将AD检测信号和参考基准信号的采样率降低到1KHz，并存FIFO，用于跨时钟域数据处理；

步骤三：以参考基准信号的同步时钟作为每路AD检测信号和参考基准信号读取FIFO的时钟，同时读取出FIFO中的每路AD检测信号和参考基准信号；

步骤四：将每路AD检测信号均同时独立和参考基准信号相除，得到新的多路信号；

步骤五：再分I、Q两路对新的多路信号分别进行FIR滤波，得到滤波后信号，并存FIFO；步骤六：当I、Q两路的FIFO都为非空时，取出I、Q两路中的数据，

A).进行FFT，求出零频信号功率，得到每路AD检测信号与参考基准信号的幅度差；

B).求反正切，得到每路AD检测信号与参考基准信号的相位差。

进一步的，步骤一中，还分别去除了AD检测信号和参考基准信号数据中的直流分量。

进一步的，AD检测信号和参考基准信号为中频信号源，步骤一中，还分别去掉了AD检测信号和参考基准信号的中频。

进一步的，步骤三中，还分别将AD检测信号和参考基准信号的直流偏移量去除。

进一步的，去掉中频的具体方式为：使用同步时钟的数控振荡器NCO产生的正弦、余弦信号对信号进行数字混频，去掉中频。

进一步的，步骤五中，在进行FIR滤波的前后均对I、Q两路的信号分别去除直流偏移量，再存FIFO。