[发明专利]半导体结构及半导体制造方法有效
申请号: | 201710148905.7 | 申请日: | 2017-03-14 |
公开(公告)号: | CN108122855B | 公开(公告)日: | 2023-09-19 |
发明(设计)人: | 刘承勋;古进誉;王荣德;谢维伦;王家桦;陈正泓;蔡佩杏 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L23/00 | 分类号: | H01L23/00;H01L23/31 |
代理公司: | 南京正联知识产权代理有限公司 32243 | 代理人: | 顾伯兴 |
地址: | 中国台湾新竹科*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 结构 制造 方法 | ||
一种半导体结构具有半导体装置、第一密封环及第二密封环。所述半导体装置具有第一表面及与所述第一表面相对的第二表面。所述第一密封环安置于所述半导体装置的所述第一表面上且相邻于所述第一表面的边缘。所述第二密封环安置于所述半导体装置的所述第二表面上且相邻于所述第二表面的边缘。本发明实施例还提供一种半导体制造方法。
技术领域
本发明实施例涉及一种半导体结构及半导体制造方法。
背景技术
集成电路用于例如个人计算机、手机、数字照相机及其他电子设备等各种电子应用中。通常通过以下步骤来制作集成电路:在半导体衬底之上依序地沉积绝缘材料层或介电材料层、导电材料层、及半导体材料层;以及利用光刻将各种材料层图案化以在所述材料层上形成电路组件及元件。许多集成电路通常是在单个半导体晶片上制成。可将晶片的管芯单一化从而进行晶片级封装。形成密封环是后段(back-end of line,BEOL)半导体工艺中的重要部分。密封环是围绕集成电路的压力保护结构,用于保护半导体芯片内的内部电路不会受到因来自晶片的管芯的划切而造成的损坏。
发明内容
本发明是针对一种半导体结构及其半导体制造方法,其第一密封环及第二密封环可阻挡对半导体装置或半导体装置上的金属布线的损坏,更可使得半导体结构得到结构强化,提高半导体装置的操作可靠性。
根据本发明实施例,一种半导体结构包括半导体装置、第一密封环及第二密封环。半导体装置具有第一表面及与所述第一表面相对的第二表面。第一密封环安置于所述半导体装置的所述第一表面上且相邻于所述第一表面的边缘。第二密封环安置于所述半导体装置的所述第二表面上且相邻于所述第二表面的边缘。
附图说明
结合附图阅读以下详细说明,会最好地理解本发明实施例的各个方面。应注意,根据本行业中的标准实务,各种特征并非按比例绘制。事实上,为论述清晰起见,可任意增大或减小各种特征的尺寸。
图1A至图1G是根据本发明某些示例性实施例的半导体结构的半导体制造方法中的多个阶段的示意性剖视图。
图2A至图2J是根据本发明某些示例性实施例的半导体结构的半导体制造方法中的多个阶段的示意性剖视图。
图3A至图3I是根据本发明某些示例性实施例的半导体结构的半导体制造方法中的多个阶段的示意性剖视图。
图4是说明根据本发明某些示例性实施例的半导体结构的示意性后视图。
图5是说明根据本发明某些其他示例性实施例的半导体结构的示意性后视图。
图6是说明根据本发明某些其他示例性实施例的半导体结构的示意性后视图。
图7是说明根据本发明某些其他示例性实施例的半导体结构的示意性后视图。
图8是说明根据本发明某些其他示例性实施例的半导体结构的示意性后视图。
图9是说明根据本发明某些其他示例性实施例的半导体结构的示意性后视图。
图10是说明根据本发明某些其他示例性实施例的半导体结构的示意性后视图。
图11是说明根据本发明某些其他示例性实施例的半导体结构的示意性后视图。
具体实施方式
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710148905.7/2.html,转载请声明来源钻瓜专利网。