[发明专利]一种基于浮空阱触发的低触发电压SCR结构

说明书

本发明属于集成电路的静电放电保护领域，具体提供一种用于ESD保护的基于浮空阱触发的低触发电压SCR结构，用以进一步降低LVTSCR器件的触发电压。本发明通过内部结构设计，在器件内部引入一个浮空阱结构；该浮空阱结构等效成一个二极管的结构，其阳极与PMOS的多晶硅栅极相连，阴极与SCR的阳极相连；当ESD脉冲到来时，浮空阱的电势相对于SCR器件的阳极电势要低，当两者之间的电势差足够使PMOS开启；P沟道MOSFET开启后，触发SCR器件内部的寄生NPN晶体管开启，进而触发寄生PNP晶体管开启，最后SCR器件开启泄放ESD电流。因此，器件的触发电压由浮空阱结构和寄生PMOS的栅源电容决定，即可实现减小SCR器件触发电压的目的，且该触发电压可调制。

技术领域

本发明属于集成电路的静电放电(ESD：Electro-Static discharge)保护领域，涉及一种ESD保护结构器件，具体涉及一种新的用于ESD保护的低触发电压的硅控整流器(SCR：SemiconductorControl Rectifier)器件结构。

背景技术

静电放电是集成电路可靠性的重要分支之一，从芯片制造到生产组装，从产品运输到日常使用，在电子产品的整个生命周期过程中都伴随着静电放电现象的发生。据统计，电子产品失效有超过三分之一是由ESD/EOS问题引起的。考虑到如此大的数量，设计性能优越的ESD保护器件越来越受到人们关注。

为了达到保护芯片抵御静电打击的目的，目前已有多种静电防护器件被提出。在集成电路中，二极管，MOSFET，SCR等都可以用来充当ESD保护器件，其中SCR是最具有效率的ESD保护器件之一。SCR进入导通状态后器件上的电压迅速降到一个很低的值，保证了器件本身较低的热功率损耗，因此SCR具有极强的电流泄放能力。而且，相较其它ESD保护器件，SCR器件的单位面积ESD保护能力最强。

要实现一个特定半导体工艺下的ESD保护器件的保护功能，ESD保护器件除了要实现较强的电流泄放能力以外，还需要ESD防护器件的触发电压和维持电压所构成的ESD工作窗口在ESD设计窗口之内。一般来讲，器件工作窗口的安全范围应该小于集成电路中常规MOSFET器件的栅氧化层击穿电压BV_ox。这就要求ESD保护器件的开启电压V_t1必须要小于BV_ox。而且，随着21世纪集成电路制造工艺不断进步，CMOS电路正式进入了纳米尺度，超薄的栅氧化层在ESD应力面前十分脆弱。在这种趋势下，低触发电压的SCR器件来泄放静电电荷以保护栅极氧化层显得十分重要。

在CMOS工艺中，通常采用在SCR器件结构中嵌入一个PMOS来降低SCR的触发电压的器件结构来降低SCR器件的开启电压V_t1。该器件被称为LVTSCR(low voltage triggeringSCR)，其器件结构和等效电路图如图3所示；该器件结构包括：

p型硅衬底110；

所述衬底110上形成阱区，所述阱区包括一个n型的阱区120和一个p型的阱区130，且所述阱区120邻接所述阱区130；

所述n型阱区120内设有n型的重掺杂区121和p型的掺杂区122，且所述区域121和区域122与阳极相连；

所述p型阱区130内设有n型的重掺杂区131和p型的重掺杂区132，且区域131和区域132与阴极相连；

所述n型阱区120和p型阱区130之间跨接p型的重掺杂区123；

所述p型重掺杂区122和p型重掺杂区123之间的硅表面上有一个栅氧化层区140，且该栅氧化层区140通过其上的多晶硅与阳极相连。