[发明专利]一种半导体器件的检测结构及其制备方法、检测方法

说明书

本发明提供了一种半导体器件的检测结构及其制备方法、检测方法。所述检测结构包括：基底；至少两个有源区，位于所述基底上，相邻的所述有源区之间通过浅沟槽隔离结构隔离；覆盖层，位于所述有源区的表面并且所述覆盖层为经蚀刻去除其表面的残留物的覆盖层，并且在去除所述残留物之后所述测试结构经过了自对准硅化物工艺处理；互连结构，横跨并电连接相邻的所述有源区；测试端，分别与相互电连接的所述有源区中的任意两个电连接。所述检测结构可以对整个有源区进行检测，提高了检测效率，进而保证所述半导体器件具有较高的性能和良率。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的检测结构及其制备方法、检测方法。

背景技术

在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版上集成多个不同功能的芯片，因而出现了3D集成电路(integrated circuit，IC)技术，3D集成电路(integrated circuit，IC)被定义为一种系统级集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间。

在半导体器件的制备工艺中，光刻工艺，包括光刻和蚀刻步骤，以去除有源区上的绝缘层等物质，在所述光刻工艺之后在所述有源区上残留的绝缘层并没有太大区别，可以在后续的平坦化过程中的得到很好的控制。

但是在光刻和蚀刻过程中如果所述光刻胶对准发生偏差，则会导致半导体器件的性能和良率降低，甚至失效，严重的会导致同一批产品全部失效，不能通过晶圆可接受测试(wafer acceptance test，WAT)，但是目前并没有针对所述光刻工艺对准的检测结构。

基于上述原因，需要提出一种检测结构，以便消除上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明提供了一种半导体器件的检测结构，所述检测结构包括：

基底；

至少两个有源区，位于所述基底上，相邻的所述有源区之间通过浅沟槽隔离结构隔离；

覆盖层，位于所述有源区的表面并且所述覆盖层为经蚀刻去除其表面的残留物的覆盖层，并且在去除所述残留物之后所述测试结构经过了自对准硅化物工艺处理；

互连结构，横跨并电连接相邻的所述有源区；

测试端，分别与相互电连接的所述有源区中的任意两个电连接。

可选地，所述互连结构包括：

接触孔，位于所述有源区上并且贯穿所述覆盖层；

金属层，电连接相邻的所述有源区上的所述接触孔。

可选地，所述测试端包括：

测试接触孔，位于所述有源区上并且贯穿所述覆盖层；

测试焊盘，位于所述测试接触孔上。

可选地，所述覆盖层包括氮化物层。

可选地，相互电连接的所述有源区构成蛇形弯曲的形状。

可选地，在所述浅沟槽隔离结构上形成有掩膜层，用于去除所述覆盖层表面的所述残留物。

本发明还提供了一种半导体器件的检测结构的制备方法，所述方法包括：

提供基底，在所述基底上形成有至少两个有源区，在所述有源区上形成有覆盖层，相邻的所述有源区之间通过浅沟槽隔离结构隔离；