[发明专利]半导体结构的形成方法和藉此形成的半导体结构

说明书

本发明公开了一种半导体结构的形成方法和藉此形成的半导体结构。半导体结构的形成方法包括下列步骤：首先，提供一初步结构；该初步结构具有一阵列区；该初步结构包括位于阵列区中的多个第一叠层；接着，形成一第一介电层在第一叠层上；形成一第一硬掩模层在第一介电层上；形成一绝缘材料在第一硬掩模层上；接着，进行一平坦化工艺，该平坦化工艺停止在第一硬掩模层上；之后，移除第一硬掩模层；形成一第二硬掩模层在第一介电层上；形成一第二介电层在第二硬掩模层上；形成多个接触件穿过第二介电层、第二硬掩模层和第一介电层到达初步结构。

技术领域

本发明是关于一种半导体结构的形成方法和藉此形成的半导体结构。本发明特别是关于使用二个硬掩模层的一种半导体结构的形成方法和藉此形成的半导体结构。

背景技术

为了减少体积、降低重量、增加功率密度和改善可携带性等等理由，发展出了三维(3-D)的半导体结构。然而，可能仍是需要对于这类3-D半导体结构和这类3-D半导体结构的形成方法的进一步改善。例如，在3-D存储装置中，可能形成用于存储单元的构建的叠层，其包括交替叠层的导电层和绝缘层。在构成叠层的层中因缺陷或其他原因而造成的不规则部分，可能导致最终的存储装置发生不希望的失效。因此，会希望有能够避免此种不希望的失效的方法。

发明内容

本发明是关于半导体结构的形成方法和藉此形成的半导体结构。

根据一些实施例，一种半导体结构的形成方法包括下列步骤。首先，提供一初步结构。该初步结构具有一阵列区。该初步结构包括位于阵列区中的多个第一叠层。接着，形成一第一介电层在第一叠层上。形成一第一硬掩模层在第一介电层上。形成一绝缘材料在第一硬掩模层上。接着，进行一平坦化工艺，该平坦化工艺停止在第一硬掩模层上。之后，移除第一硬掩模层。形成一第二硬掩模层在第一介电层上。形成一第二介电层在第二硬掩模层上。形成多个接触件穿过第二介电层、第二硬掩模层和第一介电层到达初步结构。

根据一些实施例，一种半导体结构具有一阵列区和一周边区。此种半导体结构包括位于阵列区中的多个第一叠层和位于周边区中一开口。此种半导体结构更包括一第一介电层，设置在第一叠层上，并共形地设置在开口中。此种半导体结构更包括一第一硬掩模层，共形地设置在开口中的第一介电层上。此种半导体结构更包括一绝缘材料，填充到开口的剩余空间中。该绝缘材料具有一平坦上表面。此种半导体结构更包括一第二硬掩模层，设置在第一叠层上的第一介电层上，并设置在开口中的绝缘材料的平坦上表面上。此种半导体结构更包括一第二介电层，设置在第二硬掩模层上。此种半导体结构更包括多个接触件，穿过第二介电层、第二硬掩模层和第一介电层。

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式详细说明如下：

附图说明

图1A～图1L绘示根据实施例的一半导体结构的形成方法。

图2A～图2L绘示根据实施例的另一半导体结构的形成方法。

【符号说明】

102、202：基板

104：凹入部分

106、206：隔绝层

108、208：初始叠层

110、210：导电层

112、212：绝缘层

114、214：不规则部分

116、216：第一叠层

118、218：沟道

120、220：开口

122、222：存储层

124、224：通道层