[发明专利]半导体装置及半导体封装有效
申请号: | 201710163945.9 | 申请日: | 2017-03-20 |
公开(公告)号: | CN108122875B | 公开(公告)日: | 2022-12-20 |
发明(设计)人: | 许峯诚;郑心圃 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L23/488 | 分类号: | H01L23/488;H01L23/58 |
代理公司: | 南京正联知识产权代理有限公司 32243 | 代理人: | 顾伯兴 |
地址: | 中国台湾新竹科*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 封装 | ||
1.一种半导体封装,其特征在于,包括:
半导体装置,包括:
集成电路,具有多个连接垫;
多个连接端子,配置于所述集成电路上并通过所述多个连接垫电连接至所述集成电路;以及
多个假导体,配置于所述集成电路上并与所述集成电路电性隔离;以及
电路衬底,接合至所述半导体装置,且包括:
焊料掩模层,具有形成于其内的多个第一凹洞及多个第二凹洞;
多个第一导电垫,每一者包括:
第一部分,通过所述多个第一凹洞中的一者而局部地暴露出,其中所述第一部分连接至所述多个连接端子中的相应一者;以及
第二部分,连接所述第一部分且位于所述多个第一凹洞中的所述一者中,其中所述第二部分延伸至所述焊料掩模层的面朝所述半导体装置的表面;以及
多个第二导电垫,每一者与所述多个第一导电垫分隔开且通过所述多个第二凹洞而完全暴露出,其中所述多个第二导电垫中的每一者与所述多个第二凹洞中的对应一者的侧壁间隔开并且连接至所述多个假导体中的相应一者,
其中所述多个连接端子分别地连接至所述多个第一导电垫,所述多个假导体连接至所述多个第二导电垫,且在所述多个连接端子与所述多个第一导电垫间的多个横 向界面和所述多个假导体与所述多个第二导电垫间的横 向界面之间存在水平差异。
2.根据权利要求1所述的半导体封装,其特征在于,所述多个连接端子中的每一者包括:
第一导电部,配置在所述多个连接垫中的相应一个上;以及
第二导电部,连接至所述第一导电部,其中所述第一导电部的高度与所述第二导电部的高度的总和等于所述多个假导体中的每一者的高度。
3.根据权利要求1所述的半导体封装,其特征在于,所述多个连接端子中的至少一者的直径不同于所述多个假导体中的每一者的直径。
4.根据权利要求1所述的半导体封装,其特征在于,所述多个假导体是电性浮动或接地的。
5.根据权利要求1所述的半导体封装,其特征在于,进一步包括:
缓冲层,配置于所述集成电路上且覆盖所述多个连接垫的一部分。
6.根据权利要求1所述的半导体封装,其特征在于,所述集成电路进一步包括:
半导体衬底;以及
内连线结构,配置且覆盖于所述半导体衬底上,其中所述内连线结构包括交替堆叠的多个图案化导电层及多个层间介电层,所述多个图案化导电层中的最外部图案化导电层被所述多个层间介电层中的最外层的层间介电层覆盖,且所述最外部图案化导电层通过在所述最外层的层间介电层中界定的多个凹洞而局部地暴露出,
其中所述多个连接垫包括通过界定于所述最外层的层间介电层中的所述多个凹洞而局部地暴露出的所述最外部图案化导电层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710163945.9/1.html,转载请声明来源钻瓜专利网。