[发明专利]半导体装置及半导体封装

说明书

本发明实施例提供一种半导体装置及半导体封装。一种包括集成电路、介电层、多个连接端子及至少一个假导体的半导体装置。集成电路具有多个连接垫，且介电层配置于多个连接垫上并通过在介电层中界定的多个开口而局部地暴露出多个连接垫。多个连接端子配置于通过多个开口而暴露出的多个连接垫上。假导体配置于介电层上并与集成电路电性隔离。在多个连接端子与假导体之间存在实质性拓扑变化。

技术领域

本发明的实施例涉及一种半导体装置及半导体封装。

背景技术

集成电路被用于例如个人计算机、手机、数码相机及其他电子装备等各种各样的电子应用中。许多集成电路可与其他半导体装置或管芯一起进行加工或封装，且已开发出各种技术。

发明内容

根据某些实施例，提供一种半导体装置包括集成电路、介电层、多个连接端子以及至少一个假导体。集成电路具有多个连接垫，且介电层配置于多个连接垫上并通过在介电层中界定的多个开口而局部地暴露出多个连接垫。多个连接端子配置于通过多个开口而暴露出的多个连接垫上。至少一个假导体配置于介电层上并与集成电路电性隔离。在多个连接端子与至少一个假导体之间存在实质性拓扑(topology)变化。

根据某些实施例，提供一种半导体封装包括电路衬底以及半导体装置。所述半导体装置配置于所述电路衬底上且包括集成电路、介电层、多个连接端子以及至少一个假导体。所述集成电路具有多个连接垫，且所述介电层配置于所述多个连接垫上并通过在所述介电层中界定的多个开口而局部地暴露出所述多个连接垫。所述多个连接端子配置于通过所述多个开口而暴露出的所述多个连接垫上。所述至少一个假导体配置于所述介电层上并与所述集成电路电性隔离。在所述多个连接端子与所述至少一个假导体之间存在实质性拓扑变化。所述半导体装置经由所述多个连接端子及所述至少一个假导体而结合至所述电路衬底上。

根据某些实施例，提供一种半导体封装包括集成电路、介电层、多个连接端子、至少一个假导体以及重布线路结构。所述集成电路具有多个连接垫，且所述介电层配置于所述多个连接垫上并通过在所述介电层中界定的多个开口而局部地暴露出所述多个连接垫。所述多个连接端子配置于通过所述多个开口而暴露出的所述多个连接垫上。所述至少一个假导体配置于所述介电层上并与所述集成电路电性隔离。在所述多个连接端子与所述至少一个假导体之间存在实质性拓扑变化。所述集成电路经由所述多个连接端子及所述至少一个假导体而结合至所述重布线路结构上。

附图说明

结合附图阅读以下详细说明，会最好地理解本公开内容的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1A至图1D是根据本发明某些示例性实施例的半导体装置的制造过程中的各种阶段的示意性剖视图。

图2是说明根据本发明某些示例性实施例的半导体封装的示意性剖视图。

图3是说明根据本发明某些示例性实施例的另一半导体封装的示意性剖视图。

图4是说明根据本发明某些示例性实施例的另一半导体封装的示意性剖视图。

图5是说明根据本发明某些示例性实施例的另一半导体封装的示意性剖视图。

图6A至图6D是根据本发明某些示例性实施例的半导体封装的制造过程中的各种阶段的示意性剖视图。

[符号的说明]

10：晶片

20、30、40、50：半导体封装

100：集成电路

110：半导体衬底

120：内连线结构

122：层间介电层

124：图案化导电层