[发明专利]一种半导体器件的制造方法

权利要求书

1.一种半导体器件的制造方法，其特征在于，所述方法包括：

提供半导体衬底，所述半导体衬底包括核心区和输入输出区，其中，所述核心区包括第一器件区，在所述第一器件区的半导体衬底上设置有第一鳍片，在所述输入输出区的半导体衬底上设置有第二鳍片，在所述半导体衬底上设置有横跨所述第一鳍片和所述第二鳍片的伪栅极结构，所述伪栅极结构包括自下而上层叠的伪栅极介电层和伪栅极材料层，所述核心区还包括第二器件区，在所述第二器件区的半导体衬底上设置有第三鳍片，所述伪栅极结构横跨所述第一鳍片、所述第二鳍片和所述第三鳍片；

去除所述伪栅极结构位于所述核心区的部分，以形成凹槽；

在所述凹槽中露出的所述第一鳍片的表面形成第一保护层；

在所述凹槽中露出的第一鳍片表面形成第一材料层，所述第一材料层中包括第一导电类型掺杂杂质，其中，所述第一材料层覆盖所述第一鳍片作为沟道区的部分；

在所述凹槽中露出的第三鳍片表面形成第二材料层，所述第二材料层中包括第二导电类型掺杂杂质；

进行退火，以使所述第一材料层中的所述第一导电类型掺杂杂质扩散进入所述第一鳍片的沟道区内，从而调节阈值电压，并且所述退火使所述第二材料层中的所述第二导电类型掺杂杂质扩散进入所述第三鳍片内，从而调节阈值电压；

去除所述输入输出区内的所述伪栅极材料层；

去除所述第一材料层。

2.如权利要求1所述的制造方法，其特征在于，在去除所述伪栅极材料层之后，去除所述第一材料层之前，还包括：去除所述第二材料层的步骤。

3.如权利要求1所述的制造方法，其特征在于，所述第一器件区为NMOS器件区，所述第二器件区为PMOS器件区，所述第一导电类型掺杂杂质为P型掺杂杂质，所述第二导电类型掺杂杂质为N型掺杂杂质，或者，所述第一器件区为PMOS器件区，所述第二器件区为NMOS器件区，所述第一导电类型掺杂杂质为N型掺杂杂质，所述第二导电类型掺杂杂质为P型掺杂杂质。

4.如权利要求1所述的制造方法，其特征在于，使用化学氧化法形成所述第一保护层。

5.如权利要求1所述的制造方法，其特征在于，形成所述第一材料层的方法包括以下步骤：

在所述凹槽的底部和侧壁上以及所述输入输出区的所述伪栅极结构的顶面上形成所述第一材料层；

去除所述第一材料层位于所述第二器件区内的部分。

6.如权利要求1所述的制造方法，其特征在于，在形成所述第一材料层之后，形成所述第二材料层之前，还包括在所述凹槽中露出的第三鳍片的表面形成第二保护层的步骤，所述第三鳍片上的所述第二材料层形成在所述第二保护层的表面上。

7.如权利要求1所述的制造方法，其特征在于，在所述输入输出区的所述伪栅极结构的顶面上形成有所述第一材料层，所述第二材料层形成在所述凹槽的底部和侧壁上以及所述伪栅极结构顶面上的所述第一材料层上，其中，所述第二材料层位于所述第一器件区内的部分覆盖所述第一材料层。

8.如权利要求1所述的制造方法，其特征在于，去除所述输入输出区内的所述伪栅极材料层的步骤包括：

形成光刻胶层，以填充所述凹槽；

回蚀刻去除部分所述第二材料层和所述第一材料层，以露出所述伪栅极材料层的顶面；

去除所述光刻胶层；

去除所述输入输出区内的所述伪栅极材料层。

9.如权利要求8所述的制造方法，其特征在于，在去除所述光刻胶层之后，去除所述伪栅极材料层之前，还包括步骤：去除部分所述第二材料层，以减薄所述第二材料层的厚度。