[发明专利]基于电容充放电结构的串行PWM信号解码电路及方法

权利要求书

1.一种基于电容充放电结构的串行PWM信号解码电路，其特征在于，包括：

时序逻辑产生电路，其输入端接收PWM差分信号，并根据输入的PWM差分信号产生时序逻辑信号；

至少两个电容充放电解码模块，其输入端分别与所述时序逻辑产生电路的输出端连接，接收该时序逻辑产生电路发送的时序逻辑信号，并根据该时序逻辑信号进行充放电；其中，

解码过程中所述电容充放电解码模块的充放电电容在充放电之前的电压为共模电压VCM，在充放电结束后充放电节点的电压为V_C，通过判断二者的电压差极性识别PWM信号从而解码；其中，

所述电容充放电解码模块，包括：

充放电电容C₀，其充放电节点C与共模电压VCM输入端通过复位开关SWR连接；

电流源I_ch，其串联充电开关SWP用于对充放电电容C₀进行充电；

电流源I_dis，其串联放电开关SWN用于对充放电电容C₀进行放电；

比较器，其正输入端与所述充放电电容C₀的充放电节点C相连，其负输入端与所述共模电压输入端VCM连接，用于判断电压V_C与共模电压VCM的电压差极性；

寄存器，其数据输入端口D与所述比较器的输出端连接，其数据输出端口Q与所述电容充放电解码模块的数据输出端DATA相连，其时钟端口clk与所述电容充放电解码模块的端口SA相连，用于存储解码结果；

所述至少两个电容充放电解码模块在时序逻辑产生电路的控制下交替工作，实现串行PWM信号的连续解码；

该充放电电容的充放电节点的电压V_C与共模电压VCM的电压差在不同数据率下保持一致，即满足以下关系式：

其中，UI为1bit数据时间长度，I₀为充放电电流，C₀为充放电电容的电容，const为常数。

2.根据权利要求1所述的基于电容充放电结构的串行PWM信号解码电路，其特征在于，所述时序逻辑产生电路，包括：

输入端口PWM_P、PWM_N用于接收输入的低压差分PWM信号；

至少两组时序逻辑输出端口，分别与所述至少两个电容充放电解码模块的输入端口连接，其中，

第一组时序逻辑输出端口的输出信号为SWP1、SWN1、SWR1及SA1，分别用于控制第一电容充放电解码模块的充电开关SWP、放电开关SWN、复位开关SWR以及端口SA；

第二组时序逻辑输出端口的输出信号为SWP2、SWN2、SWR2及SA2，分别用于控制第二电容充放电解码模块的充电开关SWP、放电开关SWN、复位开关SWR以及端口SA。

3.根据权利要求2所述的基于电容充放电结构的串行PWM信号解码电路，其特征在于，在PWM信号低电平到来时，放电开关SWN断开同时充电开关SWP闭合，所述电流源I_ch对充放电电容C₀进行充电；在PWM信号高电平到来时，充电开关SWP断开同时放电开关SWN闭合，所述电流源I_dis对充放电电容C₀进行放电。

4.根据权利要求2所述的基于电容充放电结构的串行PWM信号解码电路，其特征在于，所述电流源I_ch与电流源I_dis均为可编程电流源，该可编程电流源I_ch与可编程电流源I_dis的电流根据PWM信号数据率变化而变化，数据率越大电流越大；反之越小。

5.根据权利要求2所述的基于电容充放电结构的串行PWM信号解码电路，其特征在于，所述充放电电容C₀为可编程充放电电容，该充放电电容C₀容值根据PWM信号数据率变化而变化，数据率越大容值越小；反之越大。