[发明专利]基于电容充放电结构的串行PWM信号解码电路及方法

说明书

本发明提供了一种基于电容充放电结构的串行PWM信号解码电路，包括：时序逻辑产生电路，输入端接收PWM差分信号，并产生时序逻辑信号；至少两个电容充放电解码模块，输入端分别与时序逻辑产生电路的输出端连接，根据时序逻辑信号进行充放电；解码过程中电容充放电解码模块的充放电电容在充放电之前的电压为共模电压VCM，在充放电结束后充放电节点的电压为V_C，通过判断二者的电压差极性识别PWM信号从而解码。本发明还提供了一种基于电容充放电结构的串行PWM信号解码方法。本发明结构简单，无需同步码流，避免了复杂的CDR及过采样结构的使用，实现了不同速率下的PWM信号解码，提高了信号传输效率降低了功耗。

技术领域

本发明涉及M-PHY接口相关的集成电路设计领域，尤其涉及一种基于电容充放电结构的串行PWM信号解码电路及方法。

背景技术

在串行接口领域中，常采用PWM信号用于低速模式下的数据传输，如mipi M_PHY，该信号的特点是一个UI中低电平时间占1/3，高电平占2/3代表数据1、低电平时间占2/3，高电平占1/3代表数据0。其传输数据率变化范围从几兆赫兹到几百兆赫兹，以适应不同数据传输量下节约功耗的需求，同时在低速模式下存在不发送同步码的情况。

目前已有的方案采用过采样，或者基于CDR结构实现串行PWM信号的解码，但都存在电路结构复杂，浪费冗余功耗，无法覆盖大数据率变化范围，甚至必须配合同步码才能实现解码的情况，因此，亟需一种结构简单，功耗较低，适应不同工作速率，同时无须同步数据码即能实现接收的PWM信号接收电路。

发明内容

(一)要解决的技术问题

鉴于上述技术问题，本发明提供了一种基于电容充放电结构的串行PWM信号解码电路及方法。本发明结构简单，避免了复杂的CDR，过采样结构的使用，另外采用容值可编程充放电电容以及电流值可编程电流源实现了不同速率下的PWM信号解码，同时无须同步码即可实现串行PWM信号的解码，提高了信号传输效率，节约了功耗。

(二)技术方案

根据本发明的一个方面，提供了一种基于电容充放电结构的串行PWM信号解码电路，包括：

时序逻辑产生电路，其输入端接收PWM差分信号，并根据输入的PWM差分信号产生时序逻辑信号；

至少两个电容充放电解码模块，其输入端分别与所述时序逻辑产生电路的输出端连接，接收该时序逻辑产生电路发送的时序逻辑信号，并根据该时序逻辑信号进行充放电；其中，

解码过程中所述电容充放电解码模块的充放电电容在充放电之前的电压为共模电压VCM，在充放电结束后充放电节点的电压为V_C，通过判断二者的电压差极性识别PWM信号从而解码。

优选的，所述时序逻辑产生电路，包括：输入端口PWM_P、PWM_N，用于接收输入的低压差分PWM信号；至少两组时序逻辑输出端口，分别与所述至少两个电容充放电解码模块的输入端口连接，其中，第一组时序逻辑输出端口的输出信号为SWP1、SWN1、SWR1及SA1，分别用于控制第一电容充放电解码模块的充电开关SWP、放电开关SWN、复位开关SWR以及SA端口；第二组时序逻辑输出端口的输出信号为SWP2、SWN2、SWR2及SA2，分别用于控制第二电容充放电解码模块的充电开关SWP、放电开关SWN、复位开关SWR以及SA端口。