[发明专利]基于FPGA片内缓存实现SV报文处理的方法和装置

权利要求书

1.一种基于FPGA片内缓存实现SV报文处理的方法，其特征在于，包括：

接收订阅的SV报文帧，所述SV报文帧包含有对应的物理通道信息，且SV报文帧的ASDU数据集对应若干模拟量通道；

根据模拟量通道与FPGA片内逻辑通道的第一映射关系，对所述模拟量通道进行选择，根据接入的以太网报文解析被选取模拟量通道传输的报文信息，将解析得到的采样值数据缓存至所述FPGA的第一级数据缓冲区；所述第一级数据缓冲区中对各SV报文帧的采样值数据按照其对应的模拟量通道进行保存；

对第一级数据缓冲区的采样值数据进行低通滤波处理，将低通滤波处理后的采样值数据缓存至所述FPGA的第二级数据缓冲区；所述第二级数据缓冲区各模拟量通道对应至少两个缓存点，且所述第二级数据缓冲区的数据处理通道与第一级数据缓冲区的数据处理通道一一对应；

根据所述第一映射关系、FPGA片内逻辑通道与SV报文的物理通道的第二映射关系，从所述第二级数据缓冲区各模拟量通道的缓存点中提取采样值数据；对提取的采样值数据进行插值同步处理，并将插值同步处理后的采样值数据缓存至所述FPGA的第三级数据缓冲区；所述第三级数据缓冲区中各模拟量通道对应一个缓存点，且所述第三级数据缓冲区的数据处理通道与第二级数据缓冲区的数据处理通道一一对应；

将所述第三级数据缓冲区的采样值数据及其对应的物理通道信息发送至所述FPGA所在的数字化变电站装置的处理器。

2.根据权利要求1所述的基于FPGA片内缓存实现SV报文处理的方法，其特征在于，每个SV报文帧包括至少两个ASDU数据集，每个ASDU数据集对应至少两个模拟量通道。

3.根据权利要求1所述的基于FPGA片内缓存实现SV报文处理的方法，其特征在于，所述第二级数据缓冲区各模拟量通道对应16个缓存点；

和/或，

每个缓存点的数据缓存格式包括：品质信息、采样时间信息、缓存点号信息以及采样值；

和/或，

每个缓存点的缓存数据量为12字节。

4.根据权利要求3所述的基于FPGA片内缓存实现SV报文处理的方法，其特征在于，对第一级数据缓冲区的采样值数据进行低通滤波处理之前，还包括：

对第一级数据缓冲区的采样值数据进行异常数据丢点判断；

和/或，对异常数据丢点判断之后的采样值数据进行一阶插值补点处理，将各模拟量通道对应的采样值数据进行扩充为16个缓存点的采样值数据；

所述将低通滤波处理后的采样值数据缓存至所述FPGA的第二级数据缓冲区，包括：

以模拟量通道为单位，将滤波处理后的16个缓存点的采样值数据按照采样时间先后依次保存至所述FPGA的第二级数据缓冲区中对应的缓存点。

5.根据权利要求3所述的基于FPGA片内缓存实现SV报文处理的方法，其特征在于，所述对提取的采样值数据进行插值同步处理，包括：

从第二级数据缓冲区各模拟量通道对应的16个缓存点中分别提取采样时间最近的缓存数据；对提取出的缓存数据进行插值同步处理。

6.根据权利要求2至5任一所述的基于FPGA片内缓存实现SV报文处理的方法，其特征在于，所述SV报文帧包含两个ASDU数据集，每个ASDU数据集对应4个模拟量通道；

所述对所述模拟量通道进行选择，根据接入的以太网报文解析被选取模拟量通道传输的报文信息，将解析得到的采样值数据缓存至所述FPGA的第一级数据缓冲区，包括：

确定ASDU数据集中被设置为逻辑通道标识的2个模拟量通道；

选择同一SV报文帧的第一个ASDU数据集对应的第一个被设置为逻辑通道标识的模拟量通道，以及第二个ASDU数据集对应的第一个被设置为逻辑通道标识的模拟量通道，根据接入的以太网报文解析为第一模拟量通道对应的采样值数据；

选择同一SV报文帧的第一个ASDU数据集对应的第二个被设置为逻辑通道标识的模拟量通道，以及第二个ASDU数据集对应的第二个被设置为逻辑通道标识的模拟量通道，根据接入的以太网报文解析为第二模拟量通道对应的采样值数据；

将解析得到的采样值数据按照第一模拟量通道、第二模拟量通道的顺序缓存至所述FPGA的第一级数据缓冲区。