[发明专利]基于FPGA片内缓存实现SV报文处理的方法和装置

说明书

本发明涉及基于FPGA片内缓存实现SV报文处理的方法和装置。所述方法包括：接收订阅的SV报文帧，SV报文帧的ASDU数据集对应若干模拟量通道；对所述模拟量通道进行选择，解析被选取模拟量通道传输的报文信息，缓存至FPGA的第一级数据缓冲区；对第一级数据缓冲区的采样值数据进行低通滤波处理，将低通滤波处理后的采样值数据缓存至FPGA的第二级数据缓冲区；从所述第二级数据缓冲区各模拟量通道的缓存点中提取采样值数据，进行插值同步处理，缓存至FPGA的第三级数据缓冲区；将所述第三级数据缓冲区的采样值数据发送至处理器。本发明能够在简化整体系统设计的同时大幅提高数字化变电站装置的SV数据接入能力。

技术领域

本发明涉及电力系统控制技术领域，特别是涉及基于FPGA片内缓存实现SV报文处理的方法和装置。

背景技术

数字化变电站采用“三层两网”，三层为站控层、间隔层、过程层；两网为站控层网络和过程层网络。三层直接采用分层、分区的开放式网络连接，取消了传统的变电站设备之间联络的大量的二次电缆。数字化变电站中各种数字化变电站装置在对采样值数据报文进行处理时，对于高速数据吞吐能力的要求迅速提高。

目前主流传统处理器进行SV订阅处理，一般订阅8～12帧即达到处理能力极限，因此需要在一台数字化变电站装置内添加多块SV处理板卡，不仅占用机箱空间，还需要通过背板进行板卡之间的数据通信，整体系统设计复杂，且影响数字化变电站装置的可靠性。

发明内容

基于此，本发明实施例提供了基于FPGA片内缓存实现SV报文处理的方法和装置，能够在简化整体系统设计的同时大幅提高数字化变电站装置的SV数据接入能力。

本发明一方面提供基于FPGA片内缓存实现SV报文处理的方法，包括：

接收订阅的SV报文帧，所述SV报文帧包含有对应的物理通道信息，且SV报文帧的ASDU数据集对应若干模拟量通道；

根据模拟量通道与FPGA片内逻辑通道的第一映射关系，对所述模拟量通道进行选择，根据接入的以太网报文解析被选取模拟量通道传输的报文信息，将解析得到的采样值数据缓存至所述FPGA的第一级数据缓冲区；所述第一级数据缓冲区中对各SV报文帧的采样值数据按照其对应的模拟量通道进行保存；

对第一级数据缓冲区的采样值数据进行低通滤波处理，将低通滤波处理后的采样值数据缓存至所述FPGA的第二级数据缓冲区；所述第二级数据缓冲区各模拟量通道对应至少两个缓存点，且所述第二级数据缓冲区的数据处理通道与第一级数据缓冲区的数据处理通道一一对应；

根据所述第一映射关系、FPGA片内逻辑通道与SV报文的物理通道的第二映射关系，从所述第二级数据缓冲区各模拟量通道的缓存点中提取采样值数据；对提取的采样值数据进行插值同步处理，并将插值同步处理后的采样值数据缓存至所述FPGA的第三级数据缓冲区；所述第三级数据缓冲区中各模拟量通道对应一个缓存点，且所述第三级数据缓冲区的数据处理通道与第二级数据缓冲区的数据处理通道一一对应；

将所述第三级数据缓冲区的采样值数据及其对应的物理通道信息发送至所述FPGA所在的数字化变电站装置的处理器。

本发明另一方面提供一种基于FPGA片内缓存实现SV报文处理的装置，包括：

报文接收模块，用于接收订阅的SV报文帧，所述SV报文帧包含有对应的物理通道信息，且SV报文帧的ASDU数据集对应若干模拟量通道；

解码模块，用于根据模拟量通道与FPGA片内逻辑通道的第一映射关系，对所述模拟量通道进行选择，根据接入的以太网报文解析被选取模拟量通道传输的报文信息，将解析得到的采样值数据缓存至所述FPGA的第一级数据缓冲区；所述第一级数据缓冲区中对各SV报文帧的采样值数据按照其对应的模拟量通道进行保存；